基于FPSLIC的Net Display设计
引言
目前，国内市场上的图文屏在处理速度、网络接入以及可扩展性方面都存在明显的不足。针对越来越多的应用需求，许多公司都是在定制产品，并没有一个可以满足大多数要求的平台。这样无疑增加了设计人员的工作量，并且降低了工作效率。本文设计的图文控制平台，采取新的设计思路，降低了控制部分的成本。
图1 系统框图
图2 AVR软件结构图
硬件系统概述
本系统的控制核心器件是Atmel公司的FPSLIC芯片AT94S10。AT94S现场可编程系统级IC（FPSLIC）器件集成了可配置EEPROM、5000至40000门的FPGA、20+MIPS AVR RISC微控制器、20～36KB SRAM，以及包括UART、定时器/计数器和2引脚串口在内的外设。AT94S系列器件具有专利的安全性能，它可以保护FPGA配置与微控制器程序不能从可配置EEPROM中读出。器件上有一个安全位可以通过编程加以设置，它可以阻止存储器在静态或器件进行内部配置过程中被读出。一旦安全位被设置，外部访问可配置EEPROM的唯一方法是首先擦除它。这种功能既提供了设计的保密性，又不影响在系统可编程性。本文有可能用到的AT94S是AT94S05和AT94S10,两个芯片的区别只是FPGA资源大小的不同，所以同一个硬件设计，根据不同应用对FPGA资源使用的多少来选择最适合的芯片来控制产品成本。
之所以把该系统叫做Net Display，是因为该系统与以往图文屏的最大区别是实现了网络传输，便于整个系统集成过程中的布线安排（以往大都是各显示屏公司自己单独进行布线），以节省时间。AT94S+8019实现UDP数据传输协议，为了增加传输的可靠性，还可以实现TCP协议。由于AT94S没有引出存储地址数据总线，本文通过I/O模拟的方式来控制8019。这样一来以往图文屏所遇到的远距离传输布线等问题就很容易解决。
AT94S内部有两个UART，本文分别使用了RS-232和RS-485，232用于对产品的IP等进行设置，485主要是为了兼容国内的产品，便于客户在不重新布线的情况下升级产品。485器件将选用抗雷击的SN75LBC184,至于光电隔离部分在此就不再讨论。
为了节省I/O和板子的面积，数据存储采用了Atmel SPI接口的数据FLASH。具体逻辑由FPGA完成。根据不同的需要，更换不同容量（从
板子上还采用了DS1670，并配有电池，用于完成RTC。DS1670还可以提供三路的A/D转换接口，可以实现环境变量的采集（比如亮度、温度和电源电压等）。便于系统根据环境变量进行智能控制。硬件系统如图1所示。
与传统方案的比较
该系统与以往图文控制系统的主要区别在于传输方式和工作方式。
以往的图文屏通常只有RS-232和RS-485两个串口，且不同公司的通信协议也各不相同，随意性很强，相互间缺乏兼容性。而本设计采用TCP/IP实现网络通信，各公司只需在其基础上做自己的应用即可，既增加了产品的可靠性，又节省了开发的工作量。
以往通信屏往往是由主控和扫描两部分组成。单片机+CPLD实现核心控制功能。
本设计中。AT94S内的AVR将接收到的数据在内部的双端口RAM中缓存，由FPGA将数据通过SPI接口存储到数据FLASH中（对于点阵比较大的显示屏，需求FLASH空间也相应较大，本文将采用SD卡作为存储空间）。扫描时FPGA通过SPI接口将数据从数据FLASH或者SD CARD（类似于SPI接口，也可以工作在SPI模式下）中读出，利用FPGA内部的4KB Free RAM做双端口RAM，作为缓冲区由FPGA进行扫描。由于引入了海量存储器SD CARD，使脱机进行视频级动画显示成为可能，将视频信息，以画面的形式按帧存储在SD CARD中，顺序进行扫描显示就可以实现播放视频的效果。
该设计方案与传统的设计方法相比无论是在性能还是价格上都有绝对的优势。网络通信方式、脱机播放视频级动画和海量存储等每一个方面都是突破性的功能。原来主控+扫描两块板子实现的功能，现在一块即可实现，同时还节省了相对于系统来说昂贵的两片SRAM。在大大节省成本的同时，也节省了电路板的面积和芯片间的接口，增加了设计的可靠性，也使更多的I/O用于扫描控制（由于现在FPGA速度的提高，对于LED显示屏的设计，往往需要更多的I/O）。
软件设计
该设计中分配给AVR代码的空间是20KB,其中TCP+UDP协议占用8KB左右，剩余12KB用于实现应用，比如串口通信，通过I
FPGA资源要实现的功能有，AT94S与8019间的粘合逻辑，SPI接口实现数据FLASH的数据读写功能（或者SD CARD的控制），还有就是最主要的扫描功能，将数据从数据FLASH或者SD CARD中读出，经内部的双口RAM缓冲扫描输出。需要完成的模块主要有AT94S内的AVR与8019的粘合逻辑，SPI模块或者SD CARD控制模块，利用FPGA内部Free RAM实现双端口RAM和扫描时序的产生等。
结语
该设计方案充分利用了AT94S系列芯片的资源，在大幅提升性能的同时，最大限度地降低了成本。生产成本不到目前市场上主流产品的1/2，而性能则有绝对性的优势。