纵观3G基站开发的变化

基站接口规范
在如何进行3G基站开发方面，2004年被证明是具有显著变化的一年。通用公共无线接口组织(CPRI)和开放式基站结构同盟(OBSAI)分别提出了两个标准，用来规范基站内开放的、标准化的接口。两个组织已经公布了它们的技术规范，支持新标准的产品也开始出现。图1为OBSAI标准定义的开放接口实例。

图1 OBSAI 标准定义的开放接口实例

图2 针对宽带功率放大器线性化的基本数字预失真系统
两个标准由不同的无线基础设施提供商独立发起。诺基亚、三星、LG和中兴通信支持OBSAI标准，西门子、爱立信、北方电信、NEC和华为支持CPRI标准。但是两者都重点关注基带信号处理和射频子系统之间的接口，并作为标准化的关键领域。而且两个新标准的目标是相同的，即通过创建针对基站模块开发的有竞争力的市场，减少开发成本和产品成本。但是这些新的标准将影响对3G基站内DSP功能的开发。对于理解这些标准将如何影响传统射频产品和DSP的集成，基站内嵌模块—射频功率放大器是关键。

射频功率放大器
对于基站射频功率放大器，如果不是来源于无线通信设施提供商内部，通常是由Powerwave、Andrew和Remec等公司开发，对于这类产品必须剪裁接口以适应网络基础设施提供商的专用技术规范。
在工业领域，通用标准是减少成本的一种手段，而对于一个通用的数字接口，包括CPRI和OBSAI提供的，将促使供应链发生变化，即“谁需要知道什么”。这主要是由于数字线性化和效率助推功能，比如波形整形和数字预失真(Digital Pre-Distortion)功能将成为一体化射频子系统的关键部分。
在过去的十年里，由于宽带射频功率放大器的功率效率能够从2~4%提高到20%，带来很大的系统成本的节省。因此数字预失真技术已经成为很多大型无线基础设施公司重要的研发投入，图2为针对宽带功率放大器线性化的基本数字预失真系统。但是由于新的接口被设计到内部，数字预失真处理将不得不转移到射频子系统提供商和正在寻求提供针对射频子系统的完整芯片集解决方案的芯片提供商。
目前，针对数字预失真的硅片ASSP解决方案已经在市场上出现，它们来自PMC Sierra 公司和Intersil公司。但大的通信基础设施公司的开发者仍然在调整他们的技术，因此不太情愿采用外部解决方案。调整数字预失真算法通常需要大量的调试且非常复杂—这似乎对FPGA制造商有好处(例如Xilinx 和Altera)，因为作为首选的硅片解决方案，也许FPGA天生就已经被确定作为在大批量产品中主要DSP功能的补充技术。图3是Xilinx特定应用的模块化ASMBL FPGA解决方案。

图3 最新的来自Xilinx特定应用的模块化 ASMBL FPGA解决方案

基带处理方案
在3G基站内DSP功能的主要领域当然是WCDMA基带处理。尽管在这个领域的主要驱动力来自正在成长的硅片解决方案，它使得一直充满前景的软件无线电成为现实。但是新的数字接口的另一端是射频子系统，所以这里也存在“谁需要知道什么”，在供应链中同样是变化的。新的3GPP特征，例如高速下行分组访问(HSDPA)、“智能天线”和多输入多输出(MIMO)天线阵列正在收集更大的增益，具有缩短开发时间和现场升级能力的基于软件的基带实现方法，正在变成每一个通信设备提供商产品策略的重要方面。
在过去的几个月里，很多重要产品的发布已经表明：基带处理的基于软件的设计解决方案正准备在专用的ASIC上实现，这使得产品成本更具有竞争力，并缩短了设计周期。这些主要的发布包括：
ADI公司的TigerSHARC TS201采用全速“Danube”架构，具有强大的解扩和相关性指令。后者对于UMTS有效的进行随机接入(RACH)前导码检测和多路径搜索非常重要。
Motorola公司的MRC6011可重配置计算结构，具有24G次乘法累加操作计算能力以及针对扩散和相关性的专用指令，采用Morpho公司的MS1可重配置DSP阵列处理器构建而成。
PicoChip的PC102是一个阵列处理结构，能够执行38G MAC，并且对于相关性操作可达到140G CMAC。
TI公司的720MHz TCI100 DSP: 对于64信道 UMTS基带处理，适宜采用TI的包括该DSP的3片解决方案(其它两个器件是TCI110发送器ASSP和TCI120接收器ASSP)。
Intrinsity的2.5GHz FastMATH自适应信号处理器，提供了灵活的ASIC/FPGA性能，而且通过采用易于编程的内嵌处理器，加快了产品的上市时间。
在以上诸多解决方案中，TI的解决方案以带有ASSP器件的强大的DSP为核心，实现了芯片级的运算速度(严格上讲，不是一个真正的“全软件”方案)。
ADI已经进行了向全软件解决方案的转换，使用强有力的单处理器架构，通过独特指令集完成传统硬件才能实现的芯片级处理功能。
Motorola使用有趣的并行阵列处理架构实现芯片级处理功能，并通过一个多重的StarCore DSP MSC8126进行符号级速率的处理。
PicoChip 已经开发了一种大块并行架构，通过使用3个不同种类的、高度优化的处理器实现所有芯片级速率处理、符号级速率处理和控制操作功能。
目前已经有产品在使用高度并行的处理结构，可以预测，在实际的3G产品中，并行处理器结构方案将能够战胜规模不断升级的“传统DSP架构”。
在高速并行、可重配置架构方面，FPGA最终可能变成另外一个重要的竞争者，因为90nm/300mm产品技术降低了成本，增加了密度——这种把“硬”和“软”处理器技术与传统的FPGA“硬件”相结合所形成的能力，为应对基带处理设计的挑战提供了一种强有力的工具包。
在这些方法中，决定性的因素不是他们的最终产品成本的降低，而是通过提供库，甚至完全的硬件和软件解决方案，带来产品成本和开发费用的共同降低。很多大的无线基础设施公司正在从传统的硬件方法向现在的、具有成本效益的软件解决方案转移，从而具有更多的灵活性和对市场需求的响应能力。但是在这个转变过程中，很多公司正指望通过库的使用减少他们的开发成本，并且集中他们的资源重点关注基带领域，在这里能够看到与传统领域的真正差异—这些传统领域包括信道评估和频率偏移校正算法以及在呼叫建立和呼叫控制过程中的功率控制和微调。
目前为止，只有picoChip公司已经发布了完全的、一致性测试的“软件参考设计”方法，但是很明显，其它的参与者包括FPGA提供商都正在朝这个方向迈进。可以预见，一些新涌现的DSP提供商将提供“标准”WCDMA基带解决方案，并能被3G产品提供商所采用。
一些大的产品公司正在研究针对基带功能的API，从而展开了基带硅片提供商之间的竞争，但这不会对更高层NodeB软件造成影响。这种接口可能会集成到新出现的基站框架标准中，使得基带DSP成为基站内另外一个“标准化”的功能模块。
随着开放基站的快速发展，针对DSP芯片提供商和集成商的机遇和挑战都是巨大的。这方面的很多问题都正在被进行深入探讨。 (于永学译) ■