Altera、InterNiche和MorethanIP宣布为Nios II处理器提供联网参考设计

Altera（NASDAQ：ALTR）公司、InterNiche和MorethanIP今天宣布提供Altera Nios® II嵌入式处理器联网参考设计。该参考设计在100 Mbit链路上通过TCP/IP技术实现超过60 Mbit的吞吐量，嵌入式设计人员可以在需要大吞吐量网络连接应用中，充分展现其灵活性、高性能和易用性。
InterNiche总裁Larry Larder评论说：“我们NicheStack IPv4协议组具有的多功能和高性能特性解决了嵌入式系统开发团队所面临的难题。通过在FPGA设计中支持低成本、性能优异的TCP/IP连接，我们能够帮助系统设计人员实现更大的灵活性。”
MorethanIP的CTO Daniel Koehler评论说：“嵌入式设计人员能够为其需要大吞吐量的嵌入式系统采用我们带有集成硬件网络协议加速（MAC-NET内核）的以太网MAC，帮助提升联网性能。InterNiche嵌入式TCP/IP是对MAC-NET内核的完美补充，为Nios II设计人员提供高度优化、可伸缩的全功能解决方案。”
支持灵活的高性能设计
嵌入式设计人员可以使用Altera SOPC Builder工具和Nios II集成开发环境（IDE）来定制采用MorethanIP MAC-NET内核和InterNiche NicheStack IPv4软件堆栈的参考设计。SOPC Builder使系统工程师能够在系统中的Nios II处理器、MAC-NET内核和其他外设之间快速加入、编辑、指定连接。然后采用高性能Avalon™交换架构将所有外设连接在一起，使MAC-NET内核能够通过本地存储器资源高效传送数据。Nios II IDE可免费从www.altera.com下载，它能够提供强大的软件开发环境，采用InterNiche器件堆栈构建、调试、配置各种软件应用。
参考设计采用装有Cyclone™ EP1C12 FPGA的低成本Nios II评估板。该参考设计提供：
•白皮书
•文档资料
•设计文件
•能够立即使用的演示
•来自MorethanIP的MAC-NET——带有集成网络协议加速功能的高性能以太网介质访问控制器（MAC）
•来自InterNiche的NicheStack IPv4——灵活的最佳联网堆栈
MAC-NET内核支持10/100/1000 Mbit以太网连接，其第3层和第4层高性能校验模块可加速支持InterNiche NicheStack TCP IPv4、IPv6以及用户数据报（UDP）协议的网络运转。InterNiche NicheStack IPv4为开发人员提供可配置的TCP/IP协议组，带有完整的管理和安全协议，包括简单网络管理协议（SNMP）、安全插件层（SSL）、IP安全（Ipsec）和嵌入式HTTP服务器，以及对IPv6的无缝支持。
Altera亚太区市场总监梁乐观说：“引入InterNiche和MorethanIP参考设计再次体现了Nios II嵌入式处理器的强大活力。嵌入式设计人员能够为其FPGA驱动的联网产品采用灵活的高性能MAC-NET内核和NicheStack IPv4协议组。”