在复杂SoC中，单个芯片上通常会集成有几百个IP块，再加上深亚微米工艺中的超细线宽，对总线这种传统的片上通迅方法带来了极大的挑战。
为了改进系统性能，使IP的利用及复用变得更加简单有效，Arteris借用网络技术，提出了NoC（Network on Chip）解决方案，用于连接和管理复杂SoC中多种多样的设计元件和IP块之间的通讯。Arteris公司的总裁及CEO Alain Fanet说，“我们将计算机网络中的技术应用到芯片级的设计中。许多概念几乎都是相同的，我们的挑战在于将它们在芯片上实现，在逻辑门和连线面积方面达到很好的成本效益，并尽可能不给现存的设计方法学制造混乱。我们相信NoC对于片上通讯需求来说是一种可靠且有效的解决方案。”
该解决方案运用基本的网络单元，如交换器和连接器，以可配置IP块的形式将它们结合入设计开发和编译工具中，利用通用的设计工具流程生成完整的NoC，并采用SystemC以及可综合的Verilog或VHDL等高级描述语言来表示。
NoC采用三层结构来管理IP核之间的通讯，分别为交易层、传输层和物理层。运用交易层，NoC边界处的NIU（网络接口单元）管理相连的IP核的通信，并为其提供网络服务。传输层只处理包，通过检查包头中的信息来确定要执行的传输操作。物理层定义了包在一个接口或不同接口上如何进行物理传输，在物理层里，Arteris使用许多同步的、非同步的、及平均同步的连接提供GALS（Globally-Asynchronous Locally-Synchronous，总体非同步、局部同步）实现。
NoC解决方案由Danube IP库和一套设计工具组成。Danube IP库包含三种类型的单元，对应于NoC的三层，分别是：网络接口单元、包传输单元和物理连接，它们可以基于系统目标和拓扑需求进行配置。设计工具包括NoCexplorer和NoCcompiler，用于选择合适的NoC拓扑结构，配置和实现IP库，以及生成可综合的RTL代码。