工艺进入到130nm及以下时，越来越多的复杂IP大量应用于芯片的设计中，使得提高良率和可靠性变得困难。针对这种情况，出现了一类内嵌于设计中的新IP，即Infrastructure IP，主要用于对芯片进行测试、诊断、修复等。但是，由于Infrastructure IP块都是单独优化的，并不包含Physical IP，即存储器、逻辑及I/O等的任何信息，因此无法改变或优化Physical IP的设计，无法达到满意的优化结果。
Virage Logic公司可以同时提供Infrastructure IP和Physical IP，利用此优势，它们将自己的这两种IP紧密结合在一起，并给其取名为Silicon Aware IP。由于具有对Physical IP的设计细节及缺陷情况的了解，Silicon Aware IP可以做到最好的整合，保证最佳的测试质量，从而迅速达到良率最大化，为SoC设计人员提供更具可测性、可制造性及高良率的替代解决方案。
据估计，到2010年，SoC芯片中90％的空间都会被存储器IP占据，而嵌入式存储器IP中的缺陷密度通常是逻辑IP的两倍，因此，存储器的良率非常重要。Virage公司于2001年推出STAR (Self-Test and Repair)存储器系统，并在不久前发布了STAR的第三代产品。据公司介绍，此为唯一一款实现商用的嵌入式存储器自测试和自修复解决方案，可以提高采用130nm及以下工艺设计的硅片良率。在第三代产品中，增加了测试和修补架构及算法，如临界测试函数、智能测试算法、泄漏测试、芯片级IP（STAR JPC）等，可以应对软错误、寄存器泄漏及高速测试需求的挑战。STAR存储器系统还具有强大的设计能力：STAR Builder能够使STAR存储器系统自动插入SoC的功能设计中，从而加快整个产品的开发进度。