片上网络 (NoC) 是业界新提出来的一个系统芯片（SoC）设计模型，将会取代今天在复杂系统芯片上连接功能模块所使用的互连总线方法，片上网络受到WAN广域网模型的启发，采用数据分组通信技术。由于现有的互连方法几年后将会使得产品成本昂贵，功耗极高的结果，所以必须找到一个新的替代方法。
WAN取得了巨大的成功，例如，推进了互联网和电子商务的发展。但是，系统芯片市场有两个特别的需求。第一个需求是最大限度地减少芯片面积，第二个是最大限度地缩短系统芯片的设计周期。因此，尽管片上网络是按照WAN模型设计的，但必须对其进行必要的调整， 以适应系统芯片应用市场的需求。
STNoC是当前市场最先进的修改方案。采用一个叫做Spidergon的专利网络拓扑，STNoC能够把电路模块（如处理器和存储器）快速配置成性价比高、产品化周期短的最优化的系统芯片器件。
STNoC 的开发目的是与现有的片上互连技术无缝整合。换句话说，ST客户目前还可以继续使用传统的互连总线，直到这些技术因为经济效益的原因不能再用为止。到那时，客户的设计可以轻松地转换到STNoC。ST把IP模块固定在单元库内，然后按照客户的要求，在设计系统芯片时排列组合IP模块，由于IP模块无需修改，所以设计的实现速度非常快。
Spidergon拓扑的主要优点是该体系结构在理论上的好处可以转化成简易的物理实现方法，最大限度地降低系统芯片器件的制造成本。