高速ADC及其在宽带数字接收机中的应用

摘要：本文简要介绍了高速ADC的特点、性能及在其军事电子领域的应用,给出高速ADC应用于某实际宽带接收系统的典型应用实例和高速ADC在时域和频域内的两种测试方法。

关键词：高速ADC；宽带接收机；性能测试；频域分析；时域分析

前言

随着集成电路制造工艺的不断改进,新材料的引入以及数字信号处理技术的不断进步,高速模数转换器(ADC)广泛应用于数字信号处理系统,以实时的数字信号处理取代传统的模拟信号处理方法。高速ADC在雷达、测控、高速数传以及其它高速数据采集系统和宽带数字化接收系统中都得到广泛的应用。尤其是数字技术广泛应用于各类电子产品的今天,对信号带宽及传输速率都提出了越来越高的要求,高速ADC作为模拟量转化为数字量的核心部件,起着不可替代的作用。高速ADC的应用使得数字部分向天线方向推进,整个系统中数字电路的份额急剧上升,这必将有利于系统整体性能的提高。这一趋势使得超宽带数字化接收系统的设计实现成为可能,解决了一直以来制约着宽带数字化接收技术发展的高速采样瓶颈问题。

1　高速ADC的主要特点

高速ADC比普通的ADC具有下列多种特点:①一般情况下,模拟、数字部分均单独供电;②差分模拟输入有较强的抑制共模干扰的能力;③较宽的全功率输入信号带宽,满足了宽带输入的要求;④适合高速传输的数字输出信号格式;⑤功耗低、性能高。

高速ADC的主要优点是：
(1)集成度高,将基准电压源,采样保持器和增益放大器等外围单元电路与ADC一起集成到一个芯片上;
(2)ADC内部的模拟和数字部分单独设有各自的电源,甚至由独立的地管脚,这种模拟数字分别供电的工作方式,为相应PCB的设计提供了方便,也能获得更好的电气特性,达到更高的系统性能;
(3)低价格,低功耗,迎合了目前多数电子系统的成本控制要求。同样,功耗问题越来越多地引起设计工程师们的关注,尤其是在航空航天应用领域,星上弹上产品的能源尤显宝贵,所以对降低功耗提高产品的可靠性提再高的要求都不为过;
(4)供电电压逐渐降低,这使得高速ADC在低电压系统中有广阔的应用前景,这也必将是未来高速ADC发展的方向;
(5)高速输出数据通常为适合高速传输的信号形式,如LVDS、LVPECL等信号形式,均具有低电压、低功耗、小摆幅及差分传输等优点,能够很好地保证采样所得数据的有效而可靠地传输。

随着计算机、通信及雷达等技术的飞速发展,促使高速ADC有了长足的进步,牵动着ADC制造商研制出许多新工艺、新结构的高速ADC,例如出现闪烁(flash)并行式ADC,多级(流水线)式ADC,每级一位(串行)式ADC等。

2　高速ADC的应用技术

2.1　高速采样的频域分析
采样过程可以用频域、时域或频2时域分析方法来讨论。由于频域分析更适合雷达、通信等领域,所以此处对采样过程主要进行频域分析。结合本文中涉及的宽带数字接收系统的具体应用实例,这里只对过采样的情况进行分析。首先考虑频率为f_u的点频正弦信号,并以采样率f_s进行采样。当f_s>2f_u时,称为过采样(Over Sampling),这里我们定义过采样比为R_OS

(1)

图1 对模拟信号fu以fs采样率采样出现的镜像

采样的频域输出示于图1,围绕每个fs的倍频处出现原来信号的镜像或混叠(Images or Aliases)(见图中虚线f_I)。从DC到0.5f_s频带定义为奈奎斯特带宽(Nyquist Bandwidth),整个频谱可划分为无限个奈奎斯特区,每个区的带宽都等于0.5f_s。通常,将ADC输出的采样数据送至数字信号处理单元作FFT处理,但是FFT只能提供DC到0.5f_s带宽的输出频率,即出现在zone1的信号或镜像。当f_u超过zone1区时,其镜像f_s-f_u仍落在zone1区,从图1看出,如果无用的信号出现在zone1区,势必产生混叠频率。这与模拟信号的混叠过程类似,为了去除奈奎斯特带宽以外的频率分量,应该在采样器或ADC之前进行滤波,即放置基带抗混叠滤波器。

由上述知,理想采样器的输入前端没有输入滤波器,任何一个超出奈奎斯特带宽的任何频率分量(无论是信号或噪声)都被混叠到第一奈奎斯特区。因此,几乎所有的采样ADC都用抗混叠滤波器最大限度地滤掉不需要的信号和噪声。

正确地制定抗混叠滤波器的技术指标是非常重要的。首先应该知道被采信号的特性。假定最高有用频率是f_u,抗混叠滤波器通过DC到f_u的信号,而衰减掉高于f_u的信号。假定滤波器的截止频率等于f_u,从最小衰减到最大衰减有限过渡带对系统的动态范围的影响示于图2(a)。

图2 基带抗混叠滤波器过渡带对系统动态特性的影响

假定输入信号在高于最高有用频率fu频带内仍具有满刻度分量,从图2中阴影部分可以看出,超过f_s-f_u的镜像信号混叠到DC到fu频带内。由于混叠信号和实际信号不可区分,所以限制了动态范围(DR),DR的范围示于图2。

抗混叠滤波器的过渡带f_u至f_s-f_u宽度,由截至频率f_u,阻带衰减和动态范围等因素决定。系统动态范围主要取决于信号保真度的要求,在条件相同的情况下,过渡带越陡,滤波器越复杂。通常在抗混叠滤波器过渡带的陡度要求和采样率之间进行权衡。选择较高的采样率,可降低过渡带的陡度要求(从而降低了滤波器的复杂程度),但这要以高速ADC和高数数据处理为代价。图2(b)示出了在相同的截止频率的动态范围的条件下,增加采样率后的效果。

对本文后面给出的具体应用实例,在设计过程中,首先选择2至4倍f_u的采样频率开始,根据系统的要求选择抗混叠滤波器和高速ADC。本系统也基于这一原则设计,针对系统带宽250MHz,即有用信号f_u可能在DC至250MHz范围内,选择采样率约3倍于有用信号频率,即f_s为800MHz。

2.2 孔径抖动

孔径抖动又称为孔径时间抖动或孔径不确定,它是指ADC采样时钟(通常作用于采样保持器)的各个采样脉冲边沿出现时刻的不确定性,如图3所示。对于高速ADC而言,这一特性显得尤为重要。通常,孔径抖动t_j以时间(ps量级)表示(一般为时间变化量的有效值)。对于一个动态模拟信号,由于孔径抖动t_j的存在,使得输入的模拟信号值在孔径时间内是不确定的,从而导致孔径抖动误差△A(电压误差);从另外一个角度来看,孔径抖动实际上导致了采样间隔的不确定,当仍以标称的时间间隔对采样信号进行重构时,其中必然包含孔径抖动误差所导致的噪声。由孔径抖动误差所导致的噪声将引起高速数据采集系统信噪比(SNR)下降。因此,在应用高速ADC的系统设计中,对孔径抖动应予以充分重视。

通常,ADC自身的孔径抖动是厂商提供的一项性能指标,使用者很难控制;另一方面如果采样时钟的相噪特性较差,同样会带来类似孔径抖动的误差。所以,为获得较好的采样性能,必须精心设计高速ADC的采样时钟,这也是成功使用高速ADC的关键。

图3　孔径抖动示意图

2.3 ADC的失真和噪声

实际的采样ADC包括内部集成的采样保持器,不论其结构如何不同,均具有如图4中所示的噪声和失真源。信道部分抗混叠滤波器的不理想,驱动放大器的噪声和失真以及直流耦合时的温漂、交流耦合造成的阻抗变化等都会使送入ADC的采样信号质量变差;宽频带模拟前端放大器产生的宽频带噪声、非线性失真、以及带宽的限制;采样保持器还会带来非线性失真;带宽的限制和孔径抖动误差;ADC的实际数字转换器引起的量化噪声以及积分线性误差和微分线性误差。如果ADC的输出送至长度为M的缓冲存储器,再经过FFT处理器得到频谱输出,则FFT处理同样会带来误差。

图4 ADC的噪声和失真源

在此给出的ADC的前端驱动给系统带来了噪声和失真,这就使得系统的信噪加失真比(SIND)有一定程度的减小。由后面的分析可知,这将减小ADC的有效分辨率,即有效位数(ENOB)。所以要求ADC驱动电路的噪声尽可能地小。系统由于ADC驱动电路而减小(损失)的信噪加失真比R_SND可用公式(2)计算:

(2)

其中,N_ADC:ADC的等效噪声,单位为μV

f_-3dB:ADC的-3dB输入带宽,单位为MHz
N:驱动电路的噪声增益
e_n:输入等效噪声密度,单位为
R_FS:ADC的模拟信号输入峰-峰值,单位为V

由公式(2)中各参数可以明显看出,合理地选择器件对整个系统的设计是至关重要的,尤其是在高速系统设计中更应精益求精。

对应本系统而言,ADC芯片说明文档给出N_ADC为25000μV;f_-3dB为400MHz;N为+10dB;由放大器的性能可知e_n为2.7;R_FS为0.8V。则计算的R_SND为-0.031dB。可以看出,用本系统中的驱动电路来驱动ADC时,所产生的信噪加失真比只恶化了0.031dB,所以获得了很好的驱动效果。

2.4　ADC的性能测试
ADC静态测试的方法已研究多年,国际上已有标准的测试方法,但静态测试不能反映ADC的动态特性,因此有必要研究动态测试方法。动态特性包括信噪比(SNR)、信号与噪声加失真之比、总谐波失真(THD)、无杂散动态范围(SFDR)、双音互调失真(TTIMD)等。

近年来,A/D转换器的性能测试方法已经发展了多种。具有代表性的如FFT测试法、正弦拟合法、直方图测试法等。但对于高速系统的动态性能测试大多采用基于正弦激励的方法,例如FFT测试法、正弦拟合法、直方图测试法三种测试方法都是通过正弦输入,然后对系统输出的数据进行分析,给出定量的分析结果。

FFT测试可以对ADC的动态性能在频域上给出总体全局性的描述;正弦拟合可以对ADC的动态性能在时域上给出总体全局性的描述;直方图测试可以定量地表示出微分线性误差、失码、孔径不定度等参数。

在此讨论利用数字方法对ADC的信号与噪声加失真之比,计算出有效位数,并通过测试证明了提高采样频率能改善SNR,相当于提高了ADC的有效位数。它们之间的关系为

(3)

其中等式右边第三项为过采样率对信噪比的贡献,R_OS为过采样比,其定义见前面式(1)。

由式(3)看出,如果能够测得SIND值,就可求得相应的有效位数。同时还可以看出,每使过采样比R_OS增加1倍,带内噪声将减小3dB,相当于测量分辨率增加了1/2bit。所以,如果带宽被限制在小于f_s/2,然后以某个过采样比ROS对该信号采样,则每减小6dB的噪声或等效增加1bit分辨率,需要以4倍的采样率进行采样,即增加分辨率与采样频率之间的关系为
f_os=4^qf_s (4)

其中q为希望增加的分辨率位数;f_os为过采样频率。这同样是高速ADC受到青睐的原因之一。

3　应用实例

随着信号处理技术及超大规模集成电路的发展,使得数字技术正深刻地改变着许多技术领域,数字式接收已成为可能,尤其是在电子战领域中,数字化是重要的发展方向,如宽带侦收雷达、SAR等。对于数字接收,其原理就是利用高速ADC器件对模拟信号进行数字量化,即通过对射频信号的直接或间接取样,将模拟信号转变成数字信号,实现信号的存储和处理,能够充分利用数字信号处理的优点,尽可能多地提取信号的信息,估计出信号参数,并进行复制、欺骗和干扰,以使敌方获得虚假的信息。实现原则是对信号的数字化应尽量真实、完整地记录信号携带的信息,而且要尽量发挥数字信号处理在参数估计方面的优势,数字处理比传统的模拟处理具有精确、可靠、无参数漂移等一系列优点,所以数字化接收是电子战接收机的重要发展方向;在空间通信领域,如跟踪与数据中继卫星系统(TDRSS)中,为了实现高速数据中继和测速,必须首先解决传输速率高、占用带宽宽所带来的问题,同样不可避免地面临高速数据的采集和传输问题;因此,高性能的高速ADC在军事电子领域具有广阔的应用空间。在此,结合某实际宽带数字化接收系统介绍高速ADC在其中的应用,由于篇幅所限,仅对基带及数字接收机部分作简要介绍。

3.1　宽带接收机的设计
此宽带数字接收系统主要完成250MHz的基带带宽内的正交信号的产生、滤波、驱动以及对此正交基带信号同时进行高速采样、存储、恢复和信号特征提取等。此宽带接收系统的组成框图示于图5。其主要组成部分包括:宽基带正交信号的产生单元(模拟信道);800MHz采样时钟的产生单元;高速数据采集、接收和数字信号处理单元以及监控显示器。

图5 宽带接收系统的组成框图总图

本系统信道单元的主要功能是将输入的射频信号正交下变频至基带,产生I、Q两路正交信号,其通道带宽为250MHz,使整个系统的瞬时带宽为500MHz,并将此带宽内的基带信号送至高速ADC进行800Mbps的高速采样。

高速模数转换单元的设计是本系统设计的核心。其中,核心部件高速ADC的性能至关重要。所以,高速ADC的选择及正确应用以使其达到理想的性能是本系统设计的关键所在。重要的是保证高速采样时钟的质量、高速采样数据的有效传输和接收。同时,高效的数字信号处理算法也是必不可少的。

3.2　宽带接收系统中ADC性能测试
本系统的高速ADC性能测试主要是分别在频域内使用FFT测试方法和在时域内使用I?Q之间的正交特性得到SIND值,进而由公式(3)得到ENOB。同时,作FFT运算时要经过适当的修正,实际测试中采用汉宁窗(Hanning)作为FFT计算的加窗函数,防止频谱泄漏。

3.2.1频域FFT分析法
由帕萨瓦尔(Parseval)定理知:给定一个信号x(t),其时域总能量等于频域总能量。这一关系可写为

(5)

其中X(f)为x(t)的频谱。所以在计算信噪比或SIND时,同样可以在频率域内进行。

通过FFT变换得到功率谱,并进行积分得到整个带宽内的功率,并分离出有用信号功率和噪声功率,进而得到信号与噪声加失真比。

首先,由周期图的计算公式,得到功率谱密度I_N,设FFT的计算点数为N,其中X=2Pf_sk/N

(6)

则信号加噪声的总功率为

(7)

有用信号功率取最高谱线为中心的一定带宽进行积分,其带宽视具体情况选取。设P_max(k_max)为主功率谱线(一般测试时为单点频输入,则主功率谱线即为最高功率谱),k_max为主频点。则有用信号的功率为

(8)

其中,B为主谱宽度。则噪声加失真的功率为

P_n=P-P_s (9)

进而可求得信号与噪声加失真比

(10)

3.2.2　时域分析法
由于本系统是采用正交基带采样,分别产生I、Q两路离散数据,所以可利用这两路信号的正交性经过推导求得信号与噪声加失真比。因篇幅所限,这里只给出如式(11)所示的最终结果。

(11)

对实际系统的采样数据利用以上两种方法进行测试。测试结果表明,此两种方法都能很好地反映出高速ADC的良好性能,所得采样数据满足信号处理的要求,性能指标也达到了系统要求。

4　结束语

本文对高速ADC的特点、应用和性能测试等内容进行了阐述,并作为典型应用实例,给出高速ADC在某实际宽带接收系统中的应用。文中涉及的高速ADC性能测试时的两种处理方法是可行的,有效的,完全可以应用到类似性能测试中。