基于C54X DSP的基带调制解调器硬件系统的设计

摘　要:文章提出了一种软件无线电系统中基带调制解调器的设计原理和实现方法,阐述了系统实现的关键硬件技术和系统详细工作工程。

关键词:DSP;调制解调;软件无线电

　　TMS320C54X DSP 是TI 公司在继TMS320C1X、TMS320C2X 和TMS320C5X 之后推出的新一代16 位定点数字信号处理器。该系列DSP 芯片采用修正的哈佛结构,程序与数据分开存放,内部具有8 条高速并行总线。片上集成有在片的存储器和在片的外设,以及专门用途的硬件逻辑,并配备有功能强大的指令系统,使得该芯片具有很高的处理速度和广泛的应用适应性,该系列芯片有功耗小、成本低等特点,被广泛应用于移动通信、软件无线电等领域。本文介绍的基于C54X DSP 的基带调制解调器应用于软件无线电领域。

基于C54X DSP 调制解调器的设计

本方案中,调制解调器硬件以C54XDSP 为核心,包括FPGA、A/ D 转换、D/ A 转换,存储器模块等,如图1 所示。

调制解调器软件包括:外设接口初始化、接收、发送、编码、基带调制、滤波、载波同步、位同步、解调、帧同等。该硬件平台支持MSK、BPSK、QPSK、DQPSK等多种调制体制。发送功能框图如图2 所示。

接收功能框图如图3 所示。

QPSK调制解调器的设计与实现

基于C54X DSP 的实用无线基带QPSK 调制解调器的具体实现(原理框图如图1) 。

(1) 硬件设计

系统由三大部分组成。

第一部分是DSP 主系统部分。实现对信号的调制解调及编码等。它由DSP 芯片及外围电路组成。DSP 芯片采用的TMS320VC5402 ,外围电路包含程序存储器,采用SST39VF800 ,用于固化程序代码。数据存储器采用IDT71V016 , 用来扩展内部RAM。电平转换芯片,采用74LVC4245 ,实现DSP 芯片外部接口逻辑电平(3. 3V) 和其他芯片的接口逻辑电平(5V) 的转换。电源模块采用TPS767D318 ,用来产生供DSP 的I/ O 和内核的3. 3V 和1. 8V 电源。

第二部分是FPGA 模块,主要用来实现上、下变频及成形滤波和抗混叠滤波等,本部分采用ALTERA 公司的EPF10K30 等组成。

第三部分是A/ D、D/ A 转换部分。A/ D 转换芯片采用TLC2543 ,基带模拟信号经TLC2543转换成数字信号后经串口进入DSP ,进行编码、调制等处理后送入中频。D/ A 转换芯片采用TLC5618 ,从中频接收来的数字信号,经过解调、译码处理后从串口输出,通过TLC5618 转换成基带模拟信号。限于篇幅,笔者只给出本方案中FPGA 与DSP 的HPI 口相连的原理图(如图4 所示) 及详细操作过程。

如图4 所示,FPGA 与DSP 通过HPI 口的8根数据线HD交换数据,由于5402 的数据线宽度是16 位,因此,FPGA 与DSP 之间的数据传输必须包含两个连续的字节。HBIL 引脚信号用来确定传输的是第一个还是第二个字节。

HCNTL0 和HCNTL1 用来控制哪个HPI 寄存器被访问,并且表示对寄存器进行哪种访问。这两个输入与HBIL 一起由FPGA 驱动。使用HCNTL0/ 1 ,主机可以指定对三个HPI 寄存器的访问:HPI 控制寄存器(HPIC) 、HPI 地址寄存器(HPIA) 或HPI 数据寄存器(HIPD) 。HPIA 寄存器可以使用自动增寻址方式访问,在自动增模式下,一次数据读操作会使HPIA 在数据读操作后增加1 ,而一个数据写操作会使HPIA 操作前预先增加1。通过写HIPC , FPGA 可以中断5402 ,并且HINT \ 输出可以被5402 用来中断FPGA ,FPGA 通过写HPIC 来应答中断并清除HINT \ 。

HRDY引脚允许为准备输入的FPGA 插入等待状态,这样可以调整FPGA 对5402 的访问速度。

FPGA 上电复位完毕后, HPIENA 脚被拉高,使DSP 的HPI 口可用。当DSP 初始化完毕,可以接收FPGA 发送的数据时,HRDY脚输出高电平,同时HINT 输出中断信号,通知FPGA 可以开始传输数据。FPGA 检测到HINT 拉低后,向DSP 的HCNTL1、HCNTL0 写入01 ,表示访问HPIA 寄存器,此时应注意写到HPIA 寄存器的堵住应该期望存放地址减1 ,这是由于在自动增址模式下,一个数据写操作会使HPIA操作前预先增加1。HPIA 寄存器初始化完毕之后,就可以向HPID 寄存器写数据,HPIA 的自动增址特性可以有效的实现FPGA 对HPI 存储器的连续访问。在对HPID 的连续写操作过程中,要注意合理的控制HBIL 脚的输出来通知DSP 当前传输的是第一个字节还的第二个,如果字节的传输顺序被破坏,则数据可能会丢失,从而产生不可预测的结果。

当所有的数据都传输完毕之后,FPGA 向HPIC 的HINT 位写1 来清除中断,HINT \ 引脚变为高电平,同时FPGA 通过向DSPINT 位写1 来中断DSP。DSP 检测到中断后,把FPGA 写入HPI 存储区的数据转存到其他地址供后续程序处理,并重新向FPGA产生HINT \ 中断信号,从而周而复始的接收FPGA 传输过来的数据。如图5 所示为FPGA产生的各信号的时序波形。(其中HCNTL [ 4. .0]与图4 中各信号的对应关系为: HCNTL [ 4 ]< —> HCNTL1、HCNTL [ 3 ] < —> HCNTL0、HCNTL[2 ] < —> HBIL 、HCNTL[1 ] < —> HRW\ 、HCNTL[0 ] < —> HCS \ 、HDATA < —> HD[7. .0 ])

(2) 信号流程

发送信号流程:原始音频信息经过A/ D 变换后由串进入C54X DSP ,在DSP 中通过软件程序进行滤波、编码、调制后通过HPI 口送入FPGA ,在FPGA 中经过数字上变频、中频滤波后转换成模拟数据送至射频部分。

接收信号流程:由中频部分送来的模拟信号采样后进入FPGA ,经过滤波和数字下变频处理后通过HPI 口进入C54X DSP ,在DSP 中通过软件程序进行解调、译码得到原始音频信息,然后经过D/ A 转换后输出。

结语

数字化是当今无线通信系统的主流发展方向,DSP 在无线通信系统的实现中发挥着越来越重要的作用,DSP 技术已经成为无线通信系统的核心技术之一。本文介绍的基带调制解调器硬件平台配合相应的软件程序也可以方便的实现无线通信系统的各种功能模块。