用于超宽带无线通信系统的CMOS射频混频器的设计
摘 要: 基于射频CMOS集成电路技术, 设计出用于超宽带无线通信系统的CMOS下变频器。讨论了利用电容电感网络进行窄带电路阻抗匹配和电阻网络进行宽带电路阻抗匹配的思想和方法。调用SMIC 的0. 25um射频工艺库在HSPICE 仿真平台上对混频器电路进行了仿真, 并对输出信号进行了频谱分析, 仿真了该电路的关键技术参数。模拟结果和仿真参数验证了该混频器电路的正确性和可实现性。
关键词: 射频;混频器;UWB;阻抗匹配
超宽带UWB (Ultra-WideBand) 无线通信技术由于具有传输速率高、可与其它无线通信方式共享频带资源、系统实现简单、功耗低、可穿墙通信以及定位精度高等性能, 在无线多媒体局域网、无线传感网、智能交通系统和军事系统方面有着广泛的应用前景。超宽带通信有两种信号形式: 基带窄脉冲和调制载波形式。早期的超宽带系统采用基带窄脉冲信号, 主要应用于雷达和低截获通信系统中。随着微电子器件的技术和工艺的提高, 而且调制载波超宽带系统的信号处理方法与一般通信系统的处理方法类似, 技术比较成熟, 因此目前人们主要研究采用调制载波信号的超宽带无线通信系统。在调制载波的超宽带通信系统中, 如何设计射频电路是该系统的关键技术之一。
本文采用CMOS射频集成电路设计出了一种UWB 无线通信系统的下变频器电路, 讨论了混频器输入输出端口的阻抗匹配方法, 最后用HSPICE软件对混频器电路进行了仿真和验证。
混频原理
根据IEEE P802. 15-154R2 的UWB 无线通信系统协议,UWB 的信号传输方式有两种: 高带传输和低带传输。信号在高带进行传输的时候, 射频信号的频率范围是5. 85 GHz 到10.
混频是频谱的线性搬移过程, 完成频谱线性搬移功能的关键是要获得两个输入信号的乘积, 因此混频电路的核心部分是乘法器。两个输入信号的乘法运算可以表示为:
显然乘法产生了和频信号cos (ω1+ ω2) t 与差频信号co s (ω1 - ω2 ) t。下变频中, 差频分量正是希望的信号。
CMOS 混频电路设计
混频电路的设计难点是提高端口间的隔离度和电路的线性度, 降低电路的噪声系数和功耗。为了提高混频电路各端口之间的隔离度, 减小在中频端的本振泄漏, 本文设计的混频电路采用了Gilbert 型双平衡电路结构, 加上偏置电路和中频输出网络后的混频电路如图1 所示:
在图1 中, RF 是射频信号输入端,LO 是本振信号输入端, IF 是中频信号输出端;M 1～M 4 管是混频管, 由本振信号控制着开关混频的作用;M 5 和M 6 是放大管, 对射频信号进行放大; L s 是源极负反馈电感, 它的大小直接影响着射频输入端的输入阻抗, 通过调节L s, 可以改变射频输入端的输入阻抗; R s 是栅极电阻, 线性度一般通过某种源极负反馈来提高,共栅电路采用源极电阻R s 使传输特性线性化; R d 是漏极电阻; Ibias是电流源, 它的大小是M 5 和M 6 管的源极电流值之和; Cb 是隔直流电容。
M 7、R ref、R bias构成M 5 管的直流偏置电路,M 7 和M 5 基本上形成了一个电流镜, 此结构可以抑制沟道长度调制的影响, 为了使偏置电路的附加功耗减到最小, 因此M 7 管的沟道宽度要比M 5 管的沟道宽度要小, 通过M 7 的电流是由电源电压和R ref以及M 7 的V gs决定的。电阻R bias要选择的很大, 这样可以使到达射频输入端的噪声电流小到足以被忽略。M 6 管的直流偏置电路与M 5 管的直流偏置电路完全相同。混频电路中采用了源极负反馈电感L s 而没有使用电阻的原因是电阻容易引入热噪声而且会产生额外的功耗。输出网络中采用电阻R d 而没有使用电感, 当采用电感的时候, 中频输出信号中的和频分量远远大于差频分量, 对下变频器电路来说是不希望出现的; 另外, 由于该电路是应用于超宽带通信系统, 输出端的信号频率范围是0～1. 004 GHz, 若采用电感那么输出端的阻抗将会随着频率的变化而变化, 实现阻抗匹配时存在很大的困难。
差分对电路在以下几个方面使噪声性能降低:首先是非理想开关特性的影响, 由于存在延迟所以会引起信号电流的衰减, 因此本次设计的一个难点就是使设计的开关衰减尽可能地小; 另一个对噪声系数的影响是: 在两个开关管同时导通时, 会产生噪声, 另外在本振信号中的任何噪声也在这个时候被放大, 使开关管同时导通时间最短这一性能下降, 所以必须要提供足够大的本振信号驱动使这一差分对在最大的使用范围内接近理想的无穷快的开关。
Gilbert 型混频器的三阶交调IP3 受限于跨导电路的三阶交调, 如果本振信号驱动的MOS 管的开关性能很好的话, 那么整个混频器的三阶交调一般不会与跨导电路的三阶交调有什么差别。为了保证获得好的开关特性, 就必须给本振信号足够的电压, 但是还要避免过大的本振驱动。由于每一个栅的驱动都远远超出了为达到好的开关所必需的驱动, 所以共源电压也同样被驱动, 于是就会出现电流尖峰。在极端的情况下, 尖峰电流会使MOS 管离开饱和区,即使这种情况不会发生, 但是输出频谱也将由来自尖峰电流的分量占主导地位, 而不是由差频变换后的中频信号占主导地位。因此为了保证良好的噪声性能和线性度, 驱动电压应该选择适当。
端口阻抗匹配
端口阻抗匹配是射频集成电路设计的重要部分, 为了达到最大功率传输, 各模块间必须实现阻抗匹配。由于该混频电路本振输入端的信号频率是4. 104 GHz, 因此可以用电容电感网络来实现阻抗匹配; 射频输入端和中频输出端的带宽很宽, 所以不能用电容电感网络, 可以用电阻网络实现阻抗匹配。由于多数测试仪器的输入阻抗或者同轴电缆的阻抗为50 欧姆, 因此在多数的射频电路设计中会把输入输出阻抗都匹配到50 欧姆。本设计也把本振端、射频端、中频端的阻抗都匹配到了50 欧姆。
本振输入端
图2 是sm ith 阻抗-导纳圆。
若端口阻抗在sm ith 阻抗-导纳圆上对应的点为P, 当给端口串联电容时P 点就沿着等电阻圆向下移动, 串联电感时P 点就沿着等电阻圆向上移动, 并联电感时P 点就沿着等电抗圆向上移动, 并联电容时P点就沿着等电抗圆向下移动。通过用电容电感的混联网络把P 点移到圆心O 点就可以实现阻抗匹配。在SMIC0. 25 Lm 工艺下, 模拟得到本振输入端在频率为4.104 GHz 时的输入阻抗为ZLO = 285. 7598-187. 5849j , 因此可以先用并联电容然后再串联电感的方法来实现。并联电容后使阻抗的电阻为50 欧姆, 就可得到电容值; 再串联电感后使端口阻抗的电抗为零, 计算得到电感值。公式如下:
射频输入端
由于射频输入端的信号频率是3. 1～ 5. 15GHz, 只能采用电阻网络。本文选取了一种电阻网络即可以实现匹配也可以使该网络占去很小的功耗,如图3 所示。
图3 中R 1 和R 2 的电阻值应该很大, 避免等效噪声电流进入匹配端口, 改变R 3 可以调节输入阻抗。匹配后测得输入阻抗如图4 所示:
图4 匹配后的射频输入阻抗
从图4 中可以看到在射频输入信号范围内, 射频输入端的输入阻抗在50 欧姆附近, 基本上能够达到匹配要求。在未加射频输入匹配时测得电路的静态功耗为21. 8 mW , 加上射频端电阻匹配网络后测得静态功耗是22. 2 mW , 因此该电阻网络的功耗很小。
中频输出端
由于中频输出端的信号频率范围是0～1. 004GHz, 同样只能采用电阻实现阻抗匹配。如果采用图3 的电阻网络, 那么R d、R 3 和R 2 形成通路, 影响M 1～M 4 的漏极电压。本文采用了图5 的电路结构
图5 中C1 起隔离直流作用, R 5 取很小即可实现阻抗匹配。C1 对阻抗的电抗影响很小, 可以忽略不计。加入中频匹配后测出的输出阻抗如图6 所示。图7 是中频输出的电抗曲线。从图中可以看到电抗很小接近零。
输入输出端口加上匹配网络后的混频电路如图8 所示:
电路仿真
本设计是调用SMIC 的0. 25um 射频工艺库在HSPICE 的仿真平台下进行仿真的。由于输入射频信号的频率是从3.1～ 5.15 GHz, 因此在仿真验证时可以取某一具体频率来进行验证; 本文取射频信号为3. 8GHz。
波形仿真
给本振输入端加上4.104GHz 的脉冲信号, 射频输入端加上3. 8GHz 的正弦信号后, 得到中频输出信号如图9 所示。
中频输出波形中包含了两种频率的信号, 射频信号频率与本振信号频率的和频分量与差频分量。
FFT 分析
给射频输入端加上3. 8GHz 的信号, 本振端加上4. 104GHz 的信号后, 对中频端输出信号进行FFT 分析, 结果如图10 所示。从电路的FFT 分析输出结果可以看到, 射频与本振信号的差频信号的输出强度最大, 因此实现了期望的混频功能。
电路参数仿真
利用软件仿真得到了混频电路的一些关键参数。仿真条件是: 射频信号频率3. 8GHz, 电压幅值20mV , 本振信号频率为4. 104 GHz, 电压幅值为2.4V。得到的具体参数如下:
功率增益: 7. 9 dB;
噪声系数: 12 dB;
1 dB 压缩点: - 4. 3 dBm;
三阶交调点: 0. 4dBm;
隔离度: ≥40 dB;
静态功耗: 24. 4 mW;
结论
本文设计了用于UWB 无线通信系统的CMOS射频混频器, 并对该电路的端口进行了阻抗匹配, 使各端口的阻抗为50 欧姆。调用SMIC 的射频工艺库在HSPICE 仿真平台上对混频电路进行了仿真, 验证了设计的正确性。模拟测出了电路的重要参数, 牺牲功耗提高了线性度, 各项参数基本理想。