瑞萨科技宣布开发出一种可在32 nm（纳米）及以上工艺有效实现SRAM的技术，以用于集成在微处理器或SoC（系统级芯片）中的片上SRAM。
新开发的技术采用SOI（绝缘硅）技术*1，可独立控制基体电位，也就是构成SRAM的晶体管的三种衬底部分，从而显著扩展SRAM的运行容限。
对采用这一技术的65 nm CMOS工艺的2 Mb SRAM实验制造和评估证实，与没有使用该技术的器件相比，工作下限电压可提高大约100 mV。此外，读取容限（静态噪声容限：SNM*2）——SRAM运行容限指标——可改善大约16%，写入容限的改善大约为20%，同时晶体管的电气特性变化可有大约19%的下降。
SNM可随工艺的优化而下降。不过，在32 nm和22 nm工艺仿真方面，已证实与没有采用这一技术的器件相比，32 nm SNM大约改善了27%，22 nm大约为49%，这相当于实现了等于65 nm工艺水平的SNM。因此可以说，这一技术履行了实现32 nm及以上工艺SRAM的承诺。