SAR系统可重配置高速数传设计和实现
1 引言随着雷达成像的发展，特别是SAR成像技术的引入，对数据传输提出了越来越高的要求。以某型实时SAR处理机接口数据率为例，已达80MB/s，普通的外部数据接口很难满足。
1.1 LVDS外部接口
最近兴起的LDVS信号，为高速数据传输提供了很好的手段。LVDS信号的电压摆幅只有350mV，为电流驱动的差分信号，最长的传输距离可以达到10米,在ANSI/TIA/EIA-644标准中就建议了655M bps的最大速率，1.923Gbp s 的无失真媒质理论极限速率。HyperTansport（by AMD）,Infiniband(by Intel)，PCI-Express（by三代I/O总线标准（3GI/O）不约而同地将低压差分信号（LVDS）作为下一代高速信号电平标准。而在SAR实时成像雷达中使用LVDS接口信号，将极大的扩展成像雷达的数据吞吐能力。
1.2 PCI_X总线协议
PCI Bus是并行共享总线，各种速度不同的设备透过总线管制功能取得总线使用权。所有设备以内存映射方式与CPU完成资料交换运作。PCI_X为PCI Bus的最新补充协议，其工作频率在64bit×133MHz，理论带宽可达1GB/s，大幅提升传输效率。但速度加快，整体设计难度增大，如提升时钟速度，增大总线宽度，增加对硬件线路串扰抑制，搭配升级使用DDR-Ⅱ内存规格及缓冲器等。
2 数据传输需求
2.1 通用信号处理机及其数据传输需求
通用雷达信号处理机[7]是为了适应快速发展的雷达信号处理需求设计的最新型雷达信号处理机。其基本设计思想为：可重编程，通用性，可重构。通过具有超级计算机体系结构的模块化设计，达到超高性能以及快速重配置的优异效果。其基本组成结构如下：
图 1 DSM雷达信号处理系统基本结构图
不同的雷达，采用不同的接口协议。而通用信号处理机需要适应不同接口规范的数据。需要设计普适性的高速数据接口。在以上结构中，A/D采样将高速宽带
2.2 实际数据传输需求举例
从A/D采样之后到信号处理机之前，由数据接口处理。以某型SAR成像雷达为计算单元，若2m分辨率，信号带宽200M，使用IQ采样，采样率为240MHz，重频1000Hz，12km的成像宽度，有57.6MB/s的数据传输需求。数据位按照I/Q重复排列，并且具有相关导航信息以及帧封装信息，每重频64K采样点数据，系统需至少提供80MB/s的接口带宽。在不同模式下，重频，数据量，接口规范，数据封装都不同，这就给数据传输造成了很大的压力。
3 可重配置结构
3.1 传统数据传输结构
传统的数据传输，专设专用，不同的接口，没有通用性。以某型舰载警戒搜索雷达[5]为例，为了实现其专用接口，专门设计的接口板与系统数据总线连接，虽然其总线工作于33MHz×64Bits模式，突发数据传输可以达到132MBps，但是其接口只能作为此系统专用。
图 2 某型雷达数据接口结构图
系统输入信号，雷达时钟同步，触发，天线方位，仰角等，其接口电平和模式与其他雷达不同。若需要重新设计全新的系统来适应新型雷达，开发难度和成本将会增加。其缓冲区原始设计相对较小，将很难适应突发的大容量数据传输要求，对于最新高速实时成像系统已捉襟见肘。
3.2 全新系统结构
为了克服传统数据传输结构的弱点，更加广泛的适应各种不同接口要求，设计可重配置结构。其基本构架如图。
图 3 可重配置的通用数据接口结构图
高速数据转接打包接口为简单功能板，实现不同接口电平和接口模式匹配，同时将数据稍作打包整理，转换为具有统一包结构和接口的封装数据。通用外部接口总线为实现大容量，高速度可编程逻辑的数据入口。可编程逻辑为整个数据接口的核心，其主要作用为数据解析，数据缓冲，逻辑控制和接口协议实现。高速内部总线接口适应不同的高速通用总线。通用高速总线将高速数据导入到通用雷达信号处理机。以上结构中，高速数据转接打包接口外部物理模式是需要重新设计，其结构简单，可以快速设计部署。高速内部总线接口也是需要重新设计配置，由于拥有IP核设计等模式，其开发周期可以很短。通用高速总线接口基本集中于PCI_X,PCI_E等，选定其中一种，就可以适应大部分应用。而高速可编程逻辑和缓冲系统是完全可重配置，不需要重新设计，只要更新逻辑就可以完成工作。