SAR系统可重配置高速数传设计和实现

　　4.1 数据吞吐瓶颈和数据传输协议定制

　　数据的最大吞吐率是各个通路数据的最小值。找到数据传输的瓶颈，针对瓶颈设计系统协议以及其他的数据相关内容。定义共同的帧结构来达到通用性的效果要求。参考SAR成像数据要求以及帧数据的平衡要求，设计如下帧结构。

图 4 帧结构设计图

　　考虑到对实时性和数据质量的要求，使用定长帧传输。其中帧头包括起始位，导航信息，帧标志，附加位。起始位是标志帧起始，便于检测和帧同步，一般使用交错编码。导航信息包含从飞机IMU采集的信息，提供成像处理参数。帧标志是唯一识别的，可以是编号或者特定编码，要求在一个相当长的时间内保持不重复。数据体存放实际数据，长度定长，如果没有足够长度，用末尾补充补足。推荐使用I/Q交错存储，可以大大减轻后续处理中矩阵转置的压力。或者按照自己的需求设计结构。末尾补充一般为特定信息位,作为补足长度之用。

　　4.2 数据流量控制

　　数据流量控制包含两个方面：克服瓶颈和防止拥塞。瓶颈一般在外部数据总线，外部数据如果速度过高，且串行化程度高，会带来高速电路设计的大量问题。一般从抗干扰力，传输并发度和时钟频率综合考虑。而拥塞主要发生在后端处理机无法处理数据请求时，采用大容量高速缓存，并且后端设计高速海量硬盘实时采集，防止处理机丢失数据后发生雪崩效应。

　　5 可重配置结构在实时SAR成像系统中的应用实例

　　5.1 利用可重配置结构设计实际系统

图 5  可重配置结构数据接口应用实例

　　外部数据总线设计工作在80MHz*8Bit模式。接口板进行数据连接关系转换和电平匹配。模拟显示，其外部总线接收速度可以达到99MHz以上。内部使用两片高速大容量FPGA,分别承担外部数据接口和内部接口的任务。互连使用LxBus总线[6]，工作在PCI_X的频率和带宽，充分发挥内部宽带数据通路。使用256M DDR250的高速内存作为数据缓冲。与DSM高速信号处理机接口使用PCI_X,工作暂定66MHz*64bit。外部数据总带宽为600Mbps，内部数据总带宽高达528MBps（4 224Mbps）。

　　5.2 应用测试

　　使用外部数据源发送测试数据和实际数据，仿真SAR数据接收机，然后通过上述系统接入信号处理机，完成实时成像，成像点数8192×16384,成像带宽2km，分辨力2m×2m,成像时间1.7秒以内,数据丢包率在0.01%以下，完全满足要求。并且其外部数据总线自动同步，适应不同频率时钟，对时钟同步要求低，可以很好的适应SAR实时成像的需求。其成像结果如图：

图 6  最终成像图

　　6 结论

　　本文提供的可重配置的高速数据传输模块，广泛适应现阶段实时SAR成像雷达的要求，具有很强的扩展性，为以后应用提供了预见性结构。本文作者的创新点：可重构的系统结构，高速数据接口设计和通用高速总线的应用。此种结构对于高速通用数据接口的设计具有广泛的参考价值。应用此种结构设计的系统，已经成功应用在某型SAR实时雷达信号处理机的数据接口部分。