首页 » 技术文章 » Silicon Labs Timing 产品核心技术介绍

Silicon Labs Timing 产品核心技术介绍

作者:  时间:2010-07-01 10:06  来源:

Silicon Labs ((芯科实验室有限公司,简称Silicon Labs)) TIMING 产品推出市场以来,因其优异的去抖性能、灵活的任意频点的配置、比竞争对手缩短一半的交货周期而获得广泛的应用。Silicon Labs 专利DSPLL技术作为每一款Silicon Labs TIMING 产品的核心,使Silicon Labs产品具有了超越竞争对手的优异性能。下面将详细介绍DSPLL 的原理和特点

1 DSPLL 的原理

 这项技术运用DPS 高速运算替代通常采用的分离器件搭建的锁相环滤波电路。由于不需要外接器件,单板的噪声对锁相环影响降低到最低。这项数字技术能够在温度,电压变化和外围MCU不同的情况下提供高度的稳定性和一致性。下图是DSPLL 一个简单功能框图。

DSP运算处理 Phase Detector 的相差脉冲,产生一个数字频率控制字M 来调制一个数字控制的时钟DCO数字分频器N1,N2,N3 都有很大的范围,这样可以是在一个输入频率下,产生近似任意频率的输出。具有DSPLL技术的窄环路带宽产品(Si5316, Si5319, Si5323, Si5326, Si5366, and Si5368) 提供超低的输出抖动和极强的抖动衰减性能。对于那些需要多路低抖动时钟频率转换的应用,宽环路带宽的产品(Si5322, Si5325, Si5365, and Si5367) 是一种很好的选择。

2 DSPLL带来的优势

1)极低的输出抖动 0.3ps RMS 抖动。

2)宽范围的输入频率和输出频率。

输入频率:2KHz-710MHz

输出频率:2KHz-1.4GHz

由于数字分频器都有很大的范围,才能保证宽范围的输入和输出频率。在搭建复杂的时钟系统的时候,特别是作为一个时钟平台,应用在各种场合,只需要改变软件和pin的管脚配置就可以完成,而竞争对手的芯片,就需要改变芯片的型号,重新进行设计。

(3)            可调的环路带宽。 60Hz-8.4KHz,采用DSP 技术来做PLL的低通滤波器,带来一个非常大的好处就是可以通过改变寄存器来调节环路带宽,适用于多种信号质量的环境。

(4)            极低的相噪指标。 采用芯片内部集成滤波器,可以有效的降低来自单板的噪声干扰。

(5)            集成度高,简化了锁相环的设计和布板

传统的锁相环芯片,需要客户自己来设计低通的滤波器,还要做好低通滤波器的EMC 的防护措施,布板的时候也需要特别的注意。由于Silicon Labs PLL外围基本上没有什么器件,仅有一个作为reference 的时钟输入。芯片的设计有DSPLLsim软件完成配置,布板没有强制性要求。

3 基于DSPLL技术的XOVCXO介绍

1Silicon Labs XOVCXO 的特点

VCXO XO产品有任意定制频率的单路,双路,四路输出系列。输出频率范围10MHz-1.4GHz,可以任意定制。

——极低的输出抖动和PSRR:

Si53x/5x/7x:  0.3 ps rms (12 kHz to 20 MHz)

Si59x:  0.7ps rms (12 kHz to 20 MHz)

——迅速的交货周期:2-4                 

——内置电源滤波器,使得信号附近抖动减低至竞争对手的1/3.

2Silicon Labs XOVCXO 与竞争对手的比较

 

Silicon Labs

Si5xx

Inverted Mesa

Crystal/HFF

SAW

精度

(failure rate)

Best

Fair

Fair

机械健壮性

Yes

No

Yes

老化

(ppm/yr typ)

1

5

10

温度稳定性

(±ppm typ)

20

25

100

可调线性度

(% from BSL typ)

1

15

5

(3) Silicon Labs XOVCXO 产品系列介绍

XO 系列:

Part Number

Frequency

Frequency

Range

(MHz)

Jitter

(ps RMS typ)

Total Stability

(±ppm)

Output Format

Supply Voltage

(V)

Temp Range

(°C)

Package

(mm)

Si530/531

Single

10 to 1417

0.3

20

31.5

61.5

CMOS

LVPECL
LVDS

CML

3.3

2.5

1.8

-40 to 85

5 x 7

Si532/533

Dual

Si534

Quad

Si590/591

Single

10 to 525

0.7

30

50

100

VCXO:

Part Number

Frequency

Frequency

Range

(MHz)

Jitter

(ps RMS typ)

Kv Options

 (ppm/V)

APR

(±ppm)

Output Format

Supply Voltage

(V)

Temp Range

(°C)

Package

(mm)

Si550

Single

10 to 1417

0.5

33, 45, 90, 135,

180, 356

12 to 375

CMOS

LVPECL
LVDS

CML

3.3

2.5

1.8

-40 to 85

5 x 7

Si552

Dual

SI554

Quad

Si595

Single

10 to 525

0.7

45, 95

125,185,

380

15 to 370

I2C 编程可以输出任意频点 XO/VCXOs:

Part Number

Type

Frequency Range

(MHz)

Tuning Resolution

Jitter

(ps RMS typ)

Total Stability

(±ppm)

Total  APR

(±ppm)

Output Format

Supply Voltage

(V)

Temp Range

(°C)

Package

(mm)

Si598

XO

A: 10 to 525

B: 10 to 280

C: 10 to 160

28PPT

0.7

30,50, 100

N/A

CMOS

LVPECL
LVDS

CML

3.3

2.5

1.8

-40 to 85

5 x 7

Si599

VCXO

0.7

N/A

15 to 370

Si570

XO

A: 10 to 1417

B: 10 to 810

C: 10 to 280

80PPT

0.3

31.5, 62.5

N/A

Si571

VCXO

0.5

N/A

12 to 375

相关推荐

世强&Silicon Labs助推物联网关键应用落地

世强  Silicon Labs  IoT  2014-05-27

鸿海2亿美元投资美国影像公司为苹果iTV铺路

Woodman Labs  电视  iTV  2012-12-20

Silicon Labs:更换CEO并不会影响公司发展战略

Silicon  MCU  2012-03-14

恩智浦携手SRS Labs为汽车引入环绕声体验

恩智浦  CS  Auto  SRS  Labs  2011-10-24

Silicon Labs针对中国市场推出新一代电视调谐器IC

Silicon  器件  电视调谐器IC  2011-09-19

Silicon Labs推出新一代电视调谐器IC

Silicon  数字电视  Si2155  2011-08-24
在线研讨会
焦点