首页 » 技术文章 » 板级电路内建自测试建模技术研究

板级电路内建自测试建模技术研究

作者:  时间:2010-11-23 10:51  来源:EDN

  1.引言

  在工业现场、国防军事、航空航天等领域需要利用电路自身资源进行快速的故障诊断,即要求电路具有自测功能。为了使复杂的电路具有自测试功能必须进行专门的可测性分析与设计[1]。而通过建立故障诊断模型来研究复杂系统的可测性是一种准确并有效的方法。利用层次性依赖模型,设计者能将各个子系统整合成一个具有层次结构的完整体系。在这一完整系统模型框架下,进行系统的可测性分析,并确定整个系统可测性设计与故障诊断方案[2-3]

  多信号模型从信号的多维属性着手,改进了依赖性模型结构中的故障影响关系分析不完整的不足,同时兼顾结构化模型建模简单快速的优点,在大型复杂系统中得到了成功应用[4-7] 。多信号为模型区分故障对系统功能的影响效果定义了功能故障和完全故障。多信号模型解决结构性失真的办法是找出组件影响的信号与测试点所能检测到的信号的因果关系[8-10]

  高速数据采集器由FPGADSP 等大规模集成电路组成,是典型的板级电路。广泛地应用于工业、农业及国防领域领域。本文采用多信号模型对数据采集器进行了可测性分析与可测性设计,使高速数据采集具有自测试功能,提高其故障检测率及故障隔离率,解决现场对板级电路要求快速进行故障诊断及故障定位的要求。

  2.高速数据采集器的多信号流建模

  原数据采集系统未考虑可测性,系统本身可以提供的测试信息有限,大量重要测试数据和关键参数无法获取。一些参数可以测到但无法实现板级自测试,而一些参数无法测得。所以原始采集器的可用信号有5 个,用字母S 表示:S1-增益、S2-线性度、S3-直流偏差、S4-系统精度,S5-采集速率。数据采集器共有9 个模块,每个模块有功能故障(符号为F)和完全故障(符号为G)两个故障,共18 个故障,找出组成单元与信号的影响关系,如表1 所示。

1 元件与信号关联关系

  制定的电路功能测试诊断方案,设置测试点和测试,内容见表2。由此可以建立数据采集器的多信号模型[11],如图1 所示。

2 测试名称、位置和检测信号名称

  模型的形式化定义如下。

  系统组成单元集C={放大电路1、放大电路2、滤波电路1、滤波电路2、上路AD 转换模块,下路AD 转换模块、锁相环模块、DSP 模块和FPGA 模块}

  信号集S = {S1S2S3S4S5};测试点TP = { TP1TP2TP3TP4TP5}

  测试集T = {t1t2t3t4t5t6t7t8t9t10}

  元件信号集SC(ci) ={}

  测试点包含测试集SP={SP(TP1)SP(TP2)SP(TP3)SP(TP4)SP(TP5)}

  测试信号集ST={ ST(t1)ST(t2)ST(t10)}

1 数据采集器的多信号模型

  3.高速数据采集器可测性

  设计多信号模型的分析结果可以指导可测性设计,为设计人员指出系统难于测试的硬件缺陷,测试点和测试选择的不合理之处。通过模型分析也可以判断系统的模块和功能划分是否合理。基于多信号模型的可测性分析可以解决如下几个系统设计问题,直接指明可测性设计的具体方向。

  (1)模型划分的合理性。多信号模型的模块划分方案可以作为系统实际设计的划分方案。合理的功能和结构划分是提高硬件自身的测试特性的重要手段。划分是要从产品层次、结构和电气等角度把复杂系统划分为较简单、可单独测试的单元容易进行。

相关推荐

板级电路内建自测试建模技术研究

基于SRAM的FPGA连线资源的一种可测性设计

SRAM  FPGA  连线资源  可测性设计  2009-04-27

基于SRAM的FPGA连线资源的一种可测性设计

SRAM  FPGA  连线资源  可测性设计  2009-04-23

基于SRAM的FPGA连线资源的一种可测性设计

FPGA  连线  可测性设计  2009-04-02

一种DC-DC芯片内建可测性设计

全扫描结构在MCU设计中的应用

在线研讨会
焦点