systemverilog

首页 >systemverilog

　　SystemVerilog语言推进了IC设计和验证领域的革命。有趣的是，部分原因是因为SystemVerilog本身是一种不断发展的语言。　　Syste...

EDA SystemVerilog 2010-09-17

　　随着项目复杂程度的提高，最新的系统语言的聚合可以促进生产能力的激增，并为处在电子设计自动化(EDA)行业中的设计企业带来益处。SystemVerilog和S...

SystemVerilog SystemC 2010-08-26

Cadence设计系统公司与Mentor Graphics Corp.宣布他们将会让一种基于IEEE Std. 1800TM-2005 SystemVerilo...

CADENCE MENTOR GRAPHICS SYSTEMVERILOG 2007-08-27

全球领先的电子设计自动化（EDA）软件工具领导厂商Synopsys宣布，由ARM 和 Synopsys 公司推出的SystemVerilog 验证方法学（VMM...

EDA VMM SystemVerilog 2007-05-15

在线研讨会

焦点