>
首页 » 市场趋势 » CADENCE将MATSUSHITA的验证运行时间缩短到分钟

CADENCE将MATSUSHITA的验证运行时间缩短到分钟

作者:电子设计应用  时间:2003-07-17 00:00  来源:本站原创
Cadence Design Systems公司(NYSE:CDN)今天宣布该公司由Palladium™驱动的Incisive™加速技术已经使Matsushita Electric Industrial有限公司节省了关键的设计时间并大大增强了该公司的复杂、纳米级设计的质量。利用该平台的仿真加速功能,Matsushita把其验证性能提高了1000倍,从而把验证测试时间从6周缩短到50分钟。在充分利用这种生产率提高基础上,Matsushita能够运行更多的测试,极大加快了其消费电子应用的上市时间。

Matsushita高级LSI设计技术开发协调部经理Masanobu Mizuno表示:“Cadence Palladium以其多用户功能和短周转时间提供了使我们能够轻松从软件仿真升级到仿真加速的方法。利用Cadence验证平台验证我们的大型媒体处理器降低了我们的总体验证时间并提高了我们的设计质量。Palladium编译时间比上一代CoBALT加速器快了10倍,因此运行时间性能得到了提高。”

更快的验证、更好的设计质量

“在过去10年,设计团队不断报告说功能验证是他们最大的设计难题 – 通常会消耗掉他们超过一半的时间、精力和资源,”Cadence验证加速部高级副总裁兼总经理Christopher Tice指出:“除了利用嵌入式软件验证大量设计的挑战之外,Matsushita也面临着同样的难题。解决这些问题需要极高的验证速度和效率。Cadence Incisive验证平台以其统一的方法和单核心结构成为实现按需加速和从软件仿真到加速与硬件仿真平滑升级的唯一平台。”

Incisive平台内的Palladium加速与仿真

Palladium在Incisive验证平台内提供按需加速功能。Incisive是第一款用于纳米级设计的单核心验证平台,它支持适用于嵌入式软件、控制、数据通道以及模拟/混合信号/射频设计方面的统一验证方法。其统一的方法有助于降低测试机开发时间、验证运行时间和调试时间,同时可以把整体验证缩短50%。这种平台可内在支持Verilog®、VHDL、SystemC、SystemC验证库、属性规范语言PSL/Sugar、算法开发和模拟/混合信号。它包含高性能功能的独特组合:广泛的事务级环境、快速、统一的测试生成、以及按需加速。

Palladium可在Incisive平台内部使用,或用作独立加速器/硬件仿真器,以其强大的并行结构提供无与伦比的速度和性能。用户可以共享系统的整体容量,从而同时、独立加速设计各部分,某些情况下,可以达到超过100倍的仿真性能。Palladium的电路内仿真模式通过集成外设、嵌入式处理器、多个ASIC、嵌入式软件和真实数据可以支持全面的系统验证。在硬件仿真模式下或者在利用嵌入式测试机进行回归测试时,Palladium可提供10000倍的仿真性能。这种性能水平可以实现SoC验证的终极目标 – 全面的应用层软件测试。

相关推荐

智原科技采用Cadence数字实现与验证解决方案

智原科技  Cadence  2013-11-19

Cadence协助创意、联电克服先进制程设计挑战

Cadence  制程设计  2013-07-23

Cadence宣布收购Tensilica

Cadence  IP  2013-03-13

Cortex-A50的希望:14nm ARM成功流片

Cadence  芯片  FinFET  2012-11-01

Cadence混合信号解决方案获TowerJazz认证

Cadence  IC  2011-11-10

ARM与Cadence签署了新的EDA技术应用长期协议

Cadence  EDA  2011-10-27
在线研讨会
焦点