SoC内部电验证证

摘　要：本文介绍了基于FPGA和Soc内部电路观察二个方面的Soc验证，并论证了FPGA验证方法能够帮助仿真期间未找到的缺陷。通过内部Soc验证，你会发现模型和测试设计工程师不能有理解的细节。

关键词：Soc；内部验证；FPGA；观察

引 言

片上系统（SoC）有两项都与成本相关的好处。第一个好处是制造成本。SoC把许多电路板成分集成到单一芯片，降低了总材料费用。第二个好处是设计重用。SoC设计依赖于建造芯片的知识产权或内核。这样，开发一个内核的研制费用现在就能分摊到许多项目上，进而开发SoC的研制费用也可降低，因为现在只需简单地连接内核，集成小组就能很快地生成设计。从表面上看似乎还能因为设计重用降低成本，但这通常是不能实现的。因为SoC研发还有一项隐匿的费用，即设计验证。

验证SoC

SoC的验证是复杂的，因为它有内核和系统这两个层次。在内核级， 验证期间要仔细检查每一行HDL是否正确。内核验证组的目标是保证符合内核规范，每一行HDL都要在各种支持条件下按预期要求工作。系统验证检查内核间连接及顶层互连，例如与时钟和焊盘的连接。在系统级，我们假定内核功能正确，因此仅按可能条件的子集测试内核。但即使是较小的子集，SoC的验证也可能要很长时间。为在内核和系统级验证SoC，设计师需要使用电子设计自动化EDA工具。EDA工具商为SoC验证积极开发各种精巧的工具。但最常使用的工具仍然是HDL仿真器。这是因为对于测试和调试HDL设计者，这种工具是熟悉和有效的。但对于像SoC这样大的设计，HDL仿真并非实用的验证解决方案。

基于FPGA的SoC验证

随着内核越趋复杂和SoC开始使用多个内核，仿真器的局限性变得尤为明显。原因是双重的。首先是需要花大量时间开发用于复杂内核或SoC的验证测试装置，即使仅测试全部功能的一个小子集。其次是整个测试装置的运行时间需要数小时，甚至数天。这是因为对于复杂HDL设计，当代仿真器只有Hz 级的有效吞吐率。因此使SoC设计组趋向于为验证芯片开发其它方法和工具。

许多SoC设计师使用的一种方法是用FPGA确认。FPGA对SoC验证是有吸引力的，因为现在FPGA在尺寸上已能融入数万个触发器和功能块，以及嵌入的硬核处理器。这样，您就能把整个SoC置入一片FPGA中。使用FPGA的另一吸引力是设计能用实际或接近速度运行，并且能在发现错误时重新编程。为测试FPGA上的SoC，需要用实时数据激励目标SoC或被测内核。采用这种方法，开发和运行测试装置的过程就都可加快。

FPGA验证方法还能帮助发现仿真期间未找到的缺陷。前一段时间我是DDR 存储器控制器设计组的成员。在组内我花了大约二个月的时间为存储器控制器内核开发仿真测试装置。为进行仿真，我用大量时间不仅分析内核，还分析内核的目标板。此时我作为印制电路板（PCB）设计师，建立SPICE模型，研究信号完整性对设计定时预算的影响。为存储器建立仿真模型，使用内核的目标器件，以及PCB都是我最熟悉的知识领域。内核能在仿真中工作，因此制作了PCB。由于DDR内核的目标是FPGA，因此不需要经过ASIC这一步，把电路板装好元件和准备使用。但在我装上DDR 内核时，却发现它不能工作。经过一小时考虑，我把逻辑分析仪接到DDR存储器。发现电路板上的定时与仿真时不同。问题出在SPICE模型计入消耗掉定时预算的PCB噪声源。因此如果不经过FPGA实现，仿真永远不会发现这一缺陷。

SoC内部电路观测

把FPGA用于内部电路还存在一个问题：观测。仿真提供了所需要的尽可能多的内部设计观测能力。默认的内部电路验证仅为用于观测的芯片外围。针对这一问题，可使用来自FPGA提供者或其它第三方，例如Synplicity的芯片上逻辑分析仪。这些芯片上分析仪能直达内核内部，使设计师能够探测任何内部SoC信号。增加SoC观测能力的另一种方法是使用嵌入调试或测试复用器。可由验证组建立复用器，如果您使用XILInXFPGA，那么也可使用Agilent tracEcorE2，即ATC2。您能通过复用器连接许多感兴趣的信号，把它们路由输出到未使用的引脚。然后把这些引脚接到逻辑分析仪的探测点或迹线连接器。现在， 逻辑分析仪能够看到芯片内部，在熟悉和可靠的调试工具上重新获得对SoC设计的观测能力。

通过如图1所示那样把芯片上逻辑分析仪与观测复用器相混合，就展现出对SoC的多种观测可能。这是因为芯片上逻辑分析仪能用浅存储器观察宽的信号总线。对于长信号，观测用复用器把这样一组信号路由至逻辑分析仪。这样，通过芯片上和芯片外分析仪的工作，SoC系统、内核验证组重新获得的仿真能力，就如同以目标速度运行时观测。



结束语

验证是SoC设计的灵丹妙药。验证复杂SoC的工作也许要花长时间，特别是对HDL仿真是唯一可行方法的情况。内部电路验证可以加速对设计的测试，尤其是如果能把一片或多片FPGA用于目标SoC器件。内部电路观察能力是内部电路验证的关键问题，使用商业化的现成调试内核可简化这一问题，该内核提供内部逻辑分析仪和调试复用器，例如ATC2。使用这些内核，验证SoC的任务将比复杂仿真测试装置有更高的效率。这是因为测试SoC使用的是实际运行数据，它也节省了建立测试环境和系统模型所需的时间和资源。内部电路验证能以实际速度运行，意味着不需要在仿真器上运行数小时直至数周的时间。最后，内部电路验证将清楚地显现设计规范和仿真模型中的缺陷。通过内部电路验证，您将发现模型和测试设计师不能理解的细节，您也能揭示SoC设计的方方面面，并在设计完成前严格考核最终产品。