超高速模数转换器AD9446及其应用

引言

AD9446是ADI公司推出的16 bit模数转换芯片，它具有100 Msps的采样速率(是其它同类产品的10倍)，同时能在基带内提供90dBc的SFDR和80 dBfs的SNR。对于采用数字时间采样的频率域和时间域高性能测试和测量应用，AD9446可将孔径抖动降低至60 fs(飞秒)，而同类ADC产品一般为120 fs～140 fs。此外，AD9446还能提供很高的精度，并具有+0.5LSB的典型16 bit微分线性误差(DNL)和±3LSB的典型16 bit积分线性误差(INL)。由于AD9446的并行低电压差分信号(LVDS)输出中包括一个输出时钟信号，故可简化连接到数字处理器的接口，同时能降低数字噪声耦合返回到ADC内核的可能性。AD9446采用100引脚TQFP/EP塑料表面贴装无铅封装。该芯片需3.3 V/5.0 V电源和一个低电压差分输入时钟。但不需要外部参考源。

1 AD9446的内部结构及引脚说明

图1所示为AD9446的内部结构框图。AD9446的各引脚功能如下：

DCS MODE：时钟执行周期稳定控制引脚。与CMOS兼容。该脚为低(AGND)时使能，为高(AVDD1)时无效。

DNC：不接，悬空。

OUTPUT MODE：CMOS兼容的输出逻辑模式控制引脚，当OUTPUT MODE为0时芯片工作在CMOS模式;当OUTPUT MODE为1时，工作在LVDS模式。

DFS：数据格式选择引脚。用于决定输出数据的格式。当DFS为低(ground)时，选择偏移二进制格式;当DFS为高(AVDD1)时，选择二进制补码格式。

LVDS_BIAS：LVDS电流输出引脚。该脚应接3.7 Ω的电阻到数字输出地(DRGND)。

AVDD1：3.3 V (+5%)模拟电源输入端。

SENSE：参考电压方式选择引脚。接地时，选择内部1.6 V (峰峰值3.2 V的输入范围)参考电压;接AVDD1时，选择外部参考电压。

VREF：1.6 V的I/O参考电压。功能与SENSE引脚和外部可编程电阻有关。使用时应用0.1μF和10μF的电容旁路。

AGND：模拟地。

REFT：差分参考输出。应接0.1μF的电容到地，并应加0.1 μF和10μF的电容到REFB。

REFB：差分参考输出。应接0.1μF的电容到地，并应加0.1μF和10μF的电容接REFT。

AVDD2：5.0 V(+5%)模拟电源输入端。

VIN+/VIN-：模拟信号输入端。

CLK+/CLK-：时钟输入端。

DRGND：数字输出地。

DRVDD：3.3 V数字输出电压(3.0～3.6 V)。

DCO+/DCO-：数字时钟输出。

D(15：0)+：源码并行输出位，其中D15为最高位。

D(15：0)-：补码并行输出位，且只有在LVDS模式时才有效。

OR+：溢出源码输出。

0R-：溢出补码输出，该脚只有在LVDS模式时才有效。

2 AD9446的工作时序

AD9446芯片的控制时序与传统的低速AD有所不同，它完全依靠时钟来控制其采样、转换和数据输出。AD9446通常在CLK+第一个时钟的上升沿开始采样转换，经过tpd后，数据开始输出。而在第十三个时钟到来时数据才出现在D15～D0端口上。图2为AD9446工作在CMOS模式下的时序图，工作在LVDS模式下的时序与之类似。

3 参考电压的选择和模拟信号输入

AD9446通过模拟信号输入来驱动ADC核中的高宽带采样保持电路以对信号进行采样，然后对采样得到的数据进行16位量化。AD9446芯片具有片上参考电源，且允许TTL、CMOS或LVPECL电平输入。AD9446内含一个稳定且精确的0.5 V带隙参考电压，其输入电压范围可以随参考电压(外部的或内部的)而改变。

3.1 参考电压的选择

AD9446的内部比较器可用于检测SENSE引脚的电位，并把参考电压配置成三种可能的状态。当SENSE引脚接地时，选择内部参考电压。若参考电压放大器的转换开关接到内部电阻分压器，则VREF将被置成1.6 V，图3是其内部参考电压配置图;若将电阻分压器按图4进行连接，即将参考电压放大器的转换开关接到SENSE脚，那么：

VREF=0.5 V(1+R2/R1)

SENSE脚接AVDD时，选择外部参考。实际上，内部参考电压缓冲器也可通过一个7 kΩ的平衡电阻来加载外部参考电压。而内部参考电压缓冲器仍能产生正负极性的满量程参考电压REFB和REFT来驱动ADC核。因为输入电压范围是参考电压的2倍，所以外部参考电压最大值为2.0 V。

所有的参考电压配置方式都是通过REFB和REFT来驱动ADC核，从而建立各自的模拟信号电压输入范围。无论是使用外部参考电压还是内部参考电压，ADC核的电压输人范围总是参考电压引脚电压的2倍。

3.2 内部参考电压的调整

内部参考电压是在产品测试时已被调整过的。因此对于用户来说，使用外部参考电压没有什么优势。增益调整是在输入电压是3.2 V峰峰值时进行的。正因为进行了这样的调整，当模拟输入电压峰峰值小于2 V时，便没有什么益处可言。但是输入范围的减小可以提高某些应用中SFDR的性能。同样，将输入范围峰峰值增大到3.8 V也可以提高SNR。但用户需要注意的是，ADC的差分非线性会随着参考电压的改变而改变。

3.3 模拟信号的输入

与大多数高速、大动态范围的ADC器件一样，AD9446也是差分输入。因为信号要经过衰减和增益处理，所以差分输入信号能提高芯片的性能。性能的提高得益于差分输入信号也能够很好地抑制接偶次偕波。此外，差分输入信号能够很好地抑制地和电源噪声，以及共模信号(例如本振反馈)的干扰。

AD9446的每一个模拟输入端都通过一个1kΩ的电阻接3.5 V的偏置电压，而电阻的另一端接差分缓冲器的输入端。内部的偏置网络则可为缓冲器提供最大的线性度和幅度。驱动AD9446的模拟输入信号必须通过交流方式耦合到输入引脚。建议用户采用一个射频转换器将单端输入信号变成差分输入信号来驱动AD9446。

4 应用电路

一般情况下，接收机得到信号的强弱与距离发射机的远近有关，当距离发射机较远时，接收到的信号比较弱，当距离发射机较近时，接收到的信号比较强，为了使一定范围之内的信号都能保证正确接收，通常要求AD转换器有较好的动态范围。本设计要求在短波全数字接收机的前端要对射频信号(2～30 MHz)直接进行采样，而AD9446的最高采样速率达80 MSPS或100 MSPS，因此，用它对射频信号进行直接采样，不会发生信号频谱的混叠。此外，AD9446的动态范围达80 dB，也基本上能满足要求。AD9446采样所得的数据经D (15：0)并行输入到数字下变频器ISL5216后，便可在数字下变频器ISL5216中使射频信号被变频到基带信号。这一过程是由AD9446的数字输出时钟DCO控制的。

如图5所示是基于AD9446的短波全数字接收机的部分框图。图中ENIA接地，可使并行数据输入通道A使能。AD9446的DCO引脚与ISL5216的CLK引脚相连，则使ISL5216在CLK的上升沿接收数据并对数据进行处理。

5 结束语

短波通信在军事和海事通信中有着不可替代的优越性，而且一直是军事通信和海事通信中的重要通信手段。以前的短波通信往往是以模拟信号和模拟器件为主，而微电子技术、计算机技术和数字信号处理技术的发展尤其是多速率信号处理理论的完善以及数字信号处理芯片、A/D变换器性能的提升和价格的相对下降，使得短波接收机从模拟实现到部分数字化，最后到全数字化实现成为可能。