>
首页 » 业界动态 » 集成电路互连线串扰的模型与分析

集成电路互连线串扰的模型与分析

作者:  时间:2008-01-16 19:53  来源:

随着集成电路工艺水平的发展和芯片工作速度的不断提高,高速度、高集成度、低功耗和大芯片面积已成为当今集成电路的主要特点,这也使互连线之间的串扰逐渐成为决定电路性能的一个重要因素[1,2]。串扰是指系统内部相邻两个电路之间的耦合干扰,由互连线间的耦合电容和耦合电感引起,他的影响主要体现在2个方面:一个是串扰噪声;一个是串扰延时。他们已成为集成电路信号失真和逻辑错误的主要原因之一,本文主要关注串扰噪声。另外,由于相邻互连线对较远线的屏蔽效应,只需考虑相邻互连线之间的串扰。在电路分析中,通常忽略电感效应的影响[3],互连网络一般可以等效为RC电路来分析。本文在介绍耦合互连线的简化模型的基础上,建立了一个有效的串扰估计模型,给出了传输函数的三阶S域系数表达式,并由此推导出干扰信号为线性倾斜信号时受害线上串扰输出的时域表达式,并得出串扰峰值的估计公式。

1 串扰模型

图1是一个耦合互连线的简化模型,可分为3部分,分别是驱动级的等效电路、耦合互连线的等效电路和负载的等效电路[4]。这里对COMS电路器件做了线性假设,侵略线(Aggressor)的驱动部分等效为信号源和输出电阻的串联,受害线(Victim)的驱动部分等效为一个接地的电阻,而负载均等效为电容来处理。对于耦合互连线的等效电路,由于忽略了电感的影响,所以只有等效电阻和电容这2个部分,仿真结果表明,取

时,等效的结果会比较精确,其中R和C分别为互连线总的电阻和电容。

对于实际电路中复杂的互连网络,这个简化的模型能够直观地反映出电路参数对串扰的影响,对电路参数的优化起指导作用,但是很难满足精度的要求。为了提高计算的精度,建立如图2所示的混πRC电路模型,推导出在线性倾斜信号激励下串扰噪声的三阶系数表达式。

图2中,长互连线被分为相当数量的短线段,对每段线段都使用混π模型。随着段数趋于无穷,即可以利用电路参数模型得到分布参数的结论。设每条平行互连线的驱动电阻均为Rs,负载电容为CL,总互连电阻为R,总接地电容为C,互连线的总耦合电容为Cox。

2 串扰分析与峰值估算

在研究串扰的过程中,可以将传输函数写为如下形式:

其中的常数项为O是由于在输入和输出之间不存在直流通路。经过计算,可以得到如下三阶S域系数的表达式:

实际的电路中激励信号通常被看作线性倾斜信号,其时域表达式为Vin(t)=β·t,经过拉普拉斯变换在S域可以表示为下式:

由式(1)和式(3)可以得到受害线上串扰的S域响应:

把式(4)写成如下形式:

其中,

由m1,m2,m3的表达式可知
那么α,ξ,ω均为正实数。

于是可以得到串扰的时域表达式:

由串扰的时域表达式可知t=0时,串扰噪声的输出为0,随着时间的增加,串扰噪声的逐渐增大。对于在0~VDD范围内跳变、且上升时间为TR的干扰信号(如图3所示),串扰噪声在t=TR时达到最大值,然后再逐渐趋于零(如图4所示)。

串扰噪声的最大值可以表示为下式:

式(7)所计算的结果在TR相对很大时趋向于文献[5]中的噪声峰值的上界VP=αβ,而在TR相对很小时,则趋向于文献[6]中估算的峰值

这说明本文所推导的串扰峰值估算公式对于几乎所有的情况都是合理的,而且也具有一定的精度。

3 结 语

针对集成电路互连线间存在的串扰噪声,建立了一个有效的串扰估计模型,将串扰模型的S域响应计算到三阶,然后得到干扰信号为线性倾斜信号时的时域响应,最后得出串扰峰值的估计公式,本文所推导的互连线串扰峰值估计公式能对全局互连性能的影响做出正确的估计,通过互连过程参数的最优化,可以调节互连参数来使串扰估计最优化,使能在互连布局前预先进行路由规划和资源选择。

相关推荐

芯片级拆解:全面剖析新型LED灯泡设计的艺术

LED  芯片  2014-01-07

芯片业如何留住人才

高通  芯片  2014-01-03

英特尔的深圳节奏

英特尔  芯片  2013-12-31

4G时代,多款终端将“宠爱”国产芯片

4G  芯片  2013-12-30

一轮并购潮过后 芯片业大鳄该出现了

芯片  并购  2013-12-27

传2015年苹果A系列芯片将采用14纳米进程

苹果  芯片  2013-12-24
在线研讨会
焦点