利用FPGA提高汽车电子解决方案的集成度并降低成本

汽车制造商们坚持不懈地改进车内舒适性、安全性、便利性、工作效能和娱乐性，反过来，这些努力又推动了各种车内数字技术的应用。

然而，汽车业较长的开发周期却很难跟上最新技术的发展，尤其是一直处于不断变化中的车内联网规范，以及那些来自消费市场的快速兴起和消失的技术，从而造成了较高的工程设计成本和大量过时。向这些组合因素中增加低成本目标、扩展温度范围、高可靠性与质量目标和有限的物理板空间，以及汽车设计中存在的挑战，最多使人进一步感到沮丧。可编程逻辑器件(PLD)，如现场可编程门阵列(FPGA)和复杂PLD(CPLD)，已经登场亮相，且被证明是一种灵活、成本有效和可行的技术解决方案，并可提供比目前采用的传统硬件解决方案更好的上市时间。

汽车设计的商业方面正变得越来越重要。在一项基于391种不同尺寸设计的哈佛大学研究中人们发现，平均ASIC SOC设计需要十四到二十四人月，而平均FPGA设计则需要六到十二人月。这是在开发时间方面存在的55%的平均差距，这表示可以通过FPGA设计加快时间关键设计的上市速度，同时还可降低设计成本和开销。另一项通常不被计入开发成本公式的主要因子是非重发性设计成本(NRE)和掩膜费用。在90纳米工艺技术节点上，一套ASIC SOC掩膜组的平均成本在100万美元到150万美元之间，而这些成本随每次工艺尺寸的缩小而加倍。同时，由于采用这些更小技术进行设计的复杂度提高，因缺陷或版图问题而必须对ASIC SOC设计进行芯片改版的机会亦提高至接近40%。*设计工程师必须把这两个问题结合在一起看作一种潜在风险和附加成本。这可能是为什么2000年至 2003年间全球ASIC设计启动减少约50%并继续逐年下降的关键原因之一。

可编程逻辑器件(PLD)如FPGA和CPLD等提供了最大的硬件灵活性。由于这些器件具有可重编程的本性，开发者得以享受从原型一直到生产阶段随时更新设计的便利。由于PLD设计通过软件位流来进行编程，因而使快速设计修改变得容易而直接，且不存在NRE或掩膜成本。

由于PLD在逻辑密度和封装迁移方面均具有可伸缩性，因此它们允许设计者进行全面的修改而仍保持正确的引脚和逻辑密度。这可实现出色的单位逻辑价格成本点和针对每个设计专门定制的引脚数量。PLD设计由硬件描述语言(HDL)组成，以实现面向嵌入式处理器的逻辑和C源文件。这些设计源文件可用于实现和重配置任何PLD，任意次数。设计者还可利用已有设计或设计的特定部分在新项目中重用。这种可伸缩性和代码的重用性避免了产品过时淘汰并可降低成本，因为开发者可以快速和轻易地升级其设计，使之面向最新的低成本器件。我们发现在汽车设计领域有一个普遍的误解，就是以为FPGA对于生产而言太贵了。五年以前，一百万系统门售价在45美元左右。今天，同样的一百万系统门器件售价不足10美元，而更小的10万系统门设计售价不足3美元，从而允许将多个组件大规模集成到单个器件内。现在已完全能够将FPGA纳入全面生产并达到汽车市场所要求的系统成本目标。

PLD的可编程本性还提供了另一水平的优势--车内可编程性和重编程性。设备车内可编程性支持在产品部署后也可对其算法和功能进行升级。由于目前的远程信息处理和视频图像识别系统还处在研究与开发的早期阶段，因此现场可升级的能力将会是一种至关重要的资产。随着技术--如图像处理算法--随时间而改进，硬件升级将可在大约几分钟内完成，而无须重新设计ASSP或设计一款新的电路板。

例如，在仪表组和中心堆叠显示设计中，低压差分信号(LVDS)收发器已为汽车设计者提供了实现平板显示器(FPD)应用所需的低噪声、高速信号接口。最近，低摆幅差分信号(RSDS)信号接口已被各家显示器制造商采用。这种新的信号传输技术比LVDS具有许多优点，包括较低动态功耗、进一步降低的辐射EMI、减小的总线宽度、高噪声抑制和高吞吐率。再一次，PLD的动态本性为开发者带来优选优势。PLD支持众多I/O信号标准，为开发者提供在其设计中整合新兴技术如RSDS等的选择。通过快速适应变化的标准和采用最新及最大的技术，公司可为自己创造上市时间优势，确保对任何竞争对手保持优胜。