一种全差动增益增强型跨导运算放大器

1引 言

在模拟集成电路设计领域，如在开关电容滤波器、AD转换器等电路中，运算跨导放大器(OTA)是十分重要的模块。在运放的设计中，他的各项参数之间存在着折衷。开环直流增益和单位增益带宽(GBW)是两个重要的参数，开环直流增益决定着运算放大器的精度，比如要保证增益误差在0.01％～0.1％以内，至少需要60～80 dB的低频增益；GBW则决定着运放的速度。

相对于单端输出的运放，全差动运放有以下优点：对共模噪声的抑制；较大的输出摆幅；消除偶次谐波失真；在开关电容电路中可以通过增加一个开关消除电荷注入效应。因此尽管全差动运放需要额外的共模反馈(CMFB)电路来稳定输出电压，但目前高性能模拟电路仍大多采用全差动的工作方式。

在深亚微米设计中，沟道长度调制效应随着沟道长度的缩短越来越明显，使得器件的本征增益受到限制，而增益增强技术可以有效提高运放的增益并且不会影响频率特性。本文采用增益增强技术，在1.8 V电源电压下，设计了一种全差动低功耗的运算跨导放大器。采用一种改进的SC-CMFB电路，在不占用更多芯片面积的前提下有更快的建立时间和更高的精度。

2电路原理与结构

2.1 电路原理与结构

如图1所示，在两条共源共栅支路上，辅助运放A1和A2从支路电流取样，控制M3～M6的栅极电压，相当于给M3～M6引入了电流串联负反馈，由负反馈的理论可知，这种类型的负反馈将使每条支路输出阻抗提高A1或A2倍。

可见在两个辅助运放的作用下，输出阻抗提高了A倍。

2.2主运放结构的选择

目前流行的OTA结构中，套筒结构有最优秀的性能，但遗憾的是他的输出摆幅受限，因此不适用于低电压设计。折叠共源共栅结构有更大的输出摆幅以及可以使输入和输出短接，共模输入电平也更容易选取，所以得到了广泛的应用。本设计主运放采用折叠共源共栅结构，总体电路如图1所示。

选择P管使得次极点较远，有较好的频率特性，并优化了1／f噪声。另外对于Gain-Boost，后面会看到辅助运放单位增益频率的选择也受到主运放带宽和第一非主极点的限制，P输入对管两个极点距离较远，也使得设计更为方便。

2.3辅助运放结构

两个辅助运放也为折叠共源共栅结构，其中A1管输入共模电平较低，用PMOS作为输入对管，A2则采用N管输入。辅助运放的共模反馈电路采用连续时间共模反馈，因为辅助运放驱动的负载电容较小，为不影响带宽，开关电容电路势必需要更小的电容，导致时钟馈通效应、电荷注入效应更加明显；另外辅助运放不需要大的输出摆幅，采用连续时间共模反馈也能使建立时间更短。辅助运放A1及其共模反馈电路如图2所示(A2结构与此类似)。

3 电路设计

3.1开关电容共模反馈

主运放采用开关电容共模反馈，具有大的输出摆幅并且几乎不消耗静态功耗等优点。图3为一种常用的SC-CMFB结构。

F1和F2为两相不交叠时钟，Vs控制主运放的尾电流源。在F1阶段，电容C1和C2并联，C2两端的电压也由C1决定，并在每个F1周期进行刷新；在F2阶段，C1被充电至Vcm-Vb，与输出端Vo+和Vo-相连接的电容C2将产生控制电压Vs，稳定运放的输出共模电平。

在一些手提及电池供电系统中要求有电源关断模式以降低功耗，因此开关电容共模反馈的建立时间是重要的，他决定了模拟电路从电源开启或从关断模式到激活模式的过渡能否可靠工作。基于以上考虑，本设计采用的一种SC-CMFB电路，如图4所示。

SC-CMFB电路何时开始工作取决于C2上的电压何时建立到Vcm-Vb，图4所示电路在F1和F2两个周期都有C1和C2并联，给C2充电，理论上讲将有比图3的电路快一倍的建立时间。另外，由于在C2两旁的时钟总有相反的相位，当一个开启时，另一个关断，使得时钟馈通效应和沟道电荷注入效应都得到了抑制，C2的值也可选得更小。

开关电容的选取原则：

(1)Ct=C1+C2连到了运放输出端，这增加了运放的总负载，要求Ct尽量小；
(2)共模环路也要求有足够的带宽以抑制共模扰动，一般要设为等于或大于差模环路带宽的1／2，这要求Ct不能太小；
(3)C1和C2的比值决定了电压收敛的速度(C2，C1以及两旁的开关实际上组成一个SC的一阶低通滤波器，输入为直流电压Vcm-Vb)，另外选择C1大于C2还可以减小电荷注入误差和泄漏电流误差。

根据以上规则，经过计算和仿真调整，选择C1=120 fF，C2=20 fF已能满足要求。图5为分别使用图3和图4电路的输出共模电平建立时间仿真图，两种结构选择相同的总电容。时钟周期为50 ns，图中可见，改进的SC-CMFB电路有更快的建立时间和更理想的稳定电压值。

3.2辅助运放设计

在设计辅助运放时必须注意零极点的偶对(doublet)现象，如果偶对曲现在系统的-3 dB点以内，则会使系统的建立时间加长。在Gain-Boost中，偶对通常出现在辅助运放的单位增益频率附近，提高偶对的发生频率可以避免他对建立时间的影响，但如果提高到主运放次极点附近时，将会使运放出现不稳定。因此辅助运放的设计必须满足：

其中β为闭环系统反馈系数，ωu为主运放的单位增益带宽，ωa为辅助运放的单位增益带宽，ωp，2为主运放第一非主极点频率。在设计中先假设β=1，这样对于更低β值也能满足条件。主运放第一非主极点的位置不好确定，可以选择辅助运放单位增益频率略大于主运放的单位增益频率，根据仿真结果看是否需要调整或加补偿电容。 4电路仿真

电路采用中芯国际(SMIC)0.18 μm混合信号工艺设计，1.8 V电压供电，在Hspice中进行仿真验证，仿真时，负载电容CL取0.75 pF，加上共模反馈电路电容和输出寄生电容，输出端总负载电容实际约为1 pF。图6所示是运放的频率响应。

运放的低频增益为92.2 dB，单位增益带宽为504 MHz，相位裕量为78°。把运放接为单位增益模式，测量出建立时间为4.5 ns(0.1％建立误差)，压摆率为530 V／μs。运放的其他一些主要参数示于表1中。
5结语

本文对增益增强技术的工作原理进行了分析，并利用0.18 μm混合信号工艺设计了一个全差动跨导运算放大器，采用了一种改进的SC-CMFB电路，有更快的共模电平建立时间和更高的精度。仿真结果表明，在1.8 V电源电压下可以达到92.2 dB的直流增益、504 MHz带宽和78°的相位裕量，功耗也仅为3.2 mW。该OTA可用于高速A／D转换器等领域。