首页 » 业界动态 » 莱迪思推出ispLEVER 7.2 Service Pack 1 FPGA设计工具套件

莱迪思推出ispLEVER 7.2 Service Pack 1 FPGA设计工具套件

作者:  时间:2009-03-04 15:49  来源:

莱迪思半导体公司(纳斯达克股票代码 :LSCC)今天宣布推出ispLEVER ® FPGA设计工具套件7.2版Service Pack 1。该版本支持同在今天宣布的新的LatticeECP3 ™ FPGA器件系列,还包括最新发布的可用于所有操作系统的Synopsys的先进的Synplify ® FPGA综合工具,以及可用于Windows操作系统的Aldec的Active-HDL™莱迪思版仿真器。
 
 “此次发布扩展了ispLEVER7.2设计工具套件以支持新的LatticeECP3 FPGA系列,并采用先进的布局和布线算法提升了性能,包括减少运行大设计的时间和加入了改善时钟的流程, ”莱迪思软件产品规划经理Mike Kendrick说道, “ispLEVER工具的许多其它业界领先的功能也支持LatticeECP3系列,如快速和精确的功耗计算器、基于分组和引脚的输出同时开关(SSO )噪声分析器,还有针对开放源代码的LatticeMico32软微处理器的LatticeMico32 ™系统设计工具。 ”


ispLEVER 7.2 Service Pack 1支持LatticeECP3 FPGA系列
 
ispLEVER 7.2 Service Pack 1全面支持LatticeECP3 FPGA系列的使用和验证。针对LatticeECP3系列的低功耗应用,设计人员可以有信心地使用功耗计算器——这个在FPGA业界领先的功耗估计和计算工具——进行规划设计。功耗计算器不仅能估量典型的功耗,而且还能根据实际的器件估量最坏情况下的功耗。对于不同温度、电压和激活因子等环境条件,功耗计算器都能够非常快速地重新计算功耗,“假设”分析几乎是毫不费力的。SSO分析器能够帮助用户了解他们规划的引脚布局是否有足够的能可靠运作的噪声容限。对不同环境条件下的“假设”分析,如由于电路板布局而增加的噪声,用SSO分析器就可以估算出结果而无需制作电路板,从而可以避免重新制作电路板的昂贵费用。其他ispLEVER的工具,如基于Lattice Reveal™ RTL的硬件调试器和用于实现开放源代码LatticeMico32软微处理器的LatticeMico32系统,现在也支持LatticeECP3系列。关于新的和扩展功能的更全面的信息可以查询ispLEVER 7.2 Service Pack 1,请访问
http://www.latticesemi.com/products/designsoftware/isplever/isplever/whatsnewinisplever.cfm?source=sidebar

相关推荐

没有退路的FPGA与晶圆代工业者

FPGA  晶圆代工  2014-01-03

采用FPGA的可编程电阻的设计结构分析

FPGA  电阻  2013-09-24

从FPGA的制程竞赛看英特尔与Fabless的后续变化

FPGA  Fabless  2013-07-16

物联网融合自动化推动高效生产模式变革

物联网  FPGA  SoC  2013-07-09

14纳米FPGA展现突破性优势

14纳米  FPGA  2013-06-20

高清视频监控FPGA应用迎来小高峰

视频监控  FPGA  2013-06-20
在线研讨会
焦点