莱迪思半导体公司（纳斯达克股票代码：LSCC）今天宣布推出支持新器件并提升了性能的PAC-Designer®5.0版本混合信号设计工具套件。现在PAC-Designer 5.0软件支持新的在系统可编程集成电路ispClock ™ 5400D器件系列，该系列器件最适合于需要低成本SERDES参考时钟和分配高速差分时钟的应用。
“PAC - Designer工具套件不断满足了电路板设计工程师想用易于使用的工具来解决优化时钟和电源管理设计的需求， ”莱迪思公司副总裁兼低密度和混合信号解决方案的总经理Chris Fanning说道，“莱迪思的电源管理器件能够以较低的成本整合各种电源管理功能，如热插拔、定序、监控和产生复位信号，且这些器件都具有在系统可编程功能。最新发布的器件系列使用更小的器件整合更加复杂的电源管理功能，从而进一步降低了实现电源管理设计的成本。 ”
ispClock5400D设计支持
PAC - Designer环境拥有基于原理图的交互式图形用户界面，使ispClock5400D的设计输入和验证更加方便，设计人员可以对ispClock器件的所有选项做出选择，如参考频率、输出缓冲驱动器类型和分压器设置。ispClock5400D器件的可编程模拟功能块，如FlexiClock ™ I / O和CleanClock ™锁相环易于修改以适应各种不同电路板的要求。
提升性能
莱迪思的ispPAC 电源管理器件整合了可编程模拟器件技术和可编程逻辑器件(PLD) 技术以支持数字电源管理解决方案。PAC-Designer 5.0软件包括一个升级的LogiBuilder元件，它可以减少PLD核心宏单元30-50 ％的逻辑资源消耗。现在LogiBuilder支持用并行输出表示的定序器指令。这个指令的风格可以大大地减少实现用于智能电源定序的嵌入式状态机所需宏单元的数目。