首页 » 业界动态 » 联电与Cypress携手打造65纳米SONOS闪存技术

联电与Cypress携手打造65纳米SONOS闪存技术

作者:  时间:2011-07-29 18:59  来源:电子产品世界

  联电与Cypress 27日宣布采用新的65纳米SONOS(Silicon Oxide Nitride Oxide Silicon;--氮化硅--)闪存技术,已成功产出有效硅芯片(working silicon),预计将于第3季正式问世;联电不但会采用此新制程为Cypress生产次世代PSoC可编程系统单芯片、nvSRAM和其他产品,也可在Cypress授权协议下,将此技术提供其他公司使用。

  联电资深副总颜博文表示,嵌入式NVM已成为诸多芯片设计的主要特性,公司目标是提供有价值的技术解决方案,整合S65LL65制程以满足客户需求,期望未来采用此制程技术的Cypress和其他客户产品,都能加速进入量产。

  新的S65程是采用65纳米SONOS嵌入式非挥发性内存NVM (nonvolatile memory)技术,此技术制程已与联电标准LL65制程整合,凡是采用LL65制程的芯片设计,不论是现有或新的设计,现都加入嵌入式闪存,优点是新产品上市时间加快、开发成本较低,且几乎不会干扰其他硅智财的设计。S65制程的主要优势,包含低功耗和抵抗内存因为射线而发生软错误(Soft Error Rate;SER)等,且相较于其他嵌入式闪存技术需要外加7~12层光罩,此技术仅需要在标准CMOS制程之外,额外加上3层光罩即可,S65制程同时可提供客户高良率与低测试成本,就Cypress产品而言,和采用现有0.13纳米S8制程生产相比,此一新制程预期将可减少75%的数组尺寸,并且减少50%的功耗。

  闪存有2种不同的硅材料结构,一是硅氧化氮氧化硅(SONOS)结构,一为目前主流的浮动闸极(Floating Gate)结构。 根据各家闪存厂的研究,浮动闸极有其技术上的限制,如NOR芯片在45纳米以下、NAND芯片在32纳米以下,因过薄的介电层会引起漏电,导致数据相互干扰,并出现芯片失效结果的问题存在。所以,许多闪存业者已开始回头检视SONOS技术的可行性,希望用以解决浮动闸极的技术瓶颈。

  利用SONOS技术生产的闪存制程,主要是利用氮化硅绝缘层储存电荷方式来储存数据,再利用电荷捕捉方式来存取数据,SONOS十分适合用在高容量闪存芯片上,也具有芯片内晶元(cell)更小、操作电压更低等优点。

相关推荐

IC需求紧俏 联电8寸晶圆厂受惠

联电  晶圆  2013-07-01

联电连2月营收超越100亿元 携力旺建28nm

联电  28nm  2013-06-14

联电连2月营收超越100亿元 携力旺建28nm

联电  eNVM  2013-06-13

旺季逐渐接近 晶圆代工Q2营运逐月上升

联电  晶圆代工  2013-05-29

联电打造新加坡12寸厂成为特殊技术研发中心

联电  晶圆  2013-05-27

联电:20nm不会成主流 28nm后直接跳14nm

联电  20nm  2013-05-14
在线研讨会
焦点