可测试性设计

首页 >可测试性设计

摘要：针对SoC的基于IP设计、多时钟域、多用异步逻辑、时钟门控、系统集成等特点,给出了一种层次化的扫描测试结构,并将该方法成功应用于一款具有数百...

SoC 可测试性设计扫描设计层次化设计方法 2007-03-25

摘要：边界扫描技术为板级电路的测试提供了新的方法，它已广泛应用于产品生命期的全过程中。本文论述了边界扫描技术的基本原理，边界扫描在电路板测试及在FPGA、DSP...

边界扫描测试；JTAG；电路板测试；可测试性设计 2006-12-22

摘要：本文论述了边界扫描技术的基本原理和边界扫描在电路板测试及在FPGA、DSP器件中的应用。介绍了为提高电路板的可测试性而采用边界扫描技术进行设计时应...

边界扫描测试；JTAG；电路板测试；可测试性设计 2004-06-11

在线研讨会

焦点