美光科技今天表示，正在与标准化组织JEDEC合作，争取制定3D内存堆叠封装技术的标准化，并且有可能成为下一代DDR4内存的基本制造技术。美光将此标准提案称为“3DS”，也即“三维堆叠”(three-dimensional stacking)。
美光计划使用特殊设计的主从DRAM芯片(die)，其中只有主die才与外界内存控制器发生联系，从die只是辅助芯片，同时还会用上优化的DRAM die、每堆栈单个DLL、减少主动逻辑电路、共享的单个外部I/O、改进时序、降低外部负载等等，最终目的是一方面改善内存的时序、总线速度、信号完整性，另一方面降低内存子系统的功耗和系统压力。
美光还特意展示了当前内存技术在不同rank之间读取时候的时序局限。由于系统限制，会在数据总线上出现一个周期的滞后，进而影响整体系统带宽。美光宣称3DS技术可以消除这些局限，特别是可以从不同rank那里接受读取指令，从而“改进数据总线利用率和带宽”。
在此之前，美光已经利用IBM 32nm HKMG工艺量产3D TSV硅穿孔内存芯片。