台积电发布65nm多次写入NVM技术

台积电(TSMC)日前首度揭示了晶圆代工领域中，65纳米(nm)多次写入(MTP)非挥发性内存(NVM)的技术进展。该技术结合了与Virage Logic公司共同开发、已经过验证的MTP IP模块。

据表示，新技术是第一种2.5V的MTP制程，突破了过去3.3V的电压障碍。新技术能让许多系统应用不再需要使用外部EEPROM，从而降低了功耗、面积与成本，同时提升了数据安全性。

新的MTP技术是以台积电的65nm低功率(LP)制程技术为基础，可提供8kb内存容量，适合一些需要小型内存的应用，如MP3音乐下载的数字版权管理、RFID设备、指纹识别应用，以及预付卡或电话卡等。

65纳米MTP制程使用low-k铜互连与镍硅化合物晶体管互连建构了10层金属层。该技术是完全还辑兼容的，且NVM内存也完全不需要额外的制程或光罩。采用这种制程的组件将可完全支持在-40℃~125℃温度范围内的读取和编程，在125℃条件下数据可保存至少10年。

TSMC指出，这种65nm制程非常适合需要小型内存的多种应用。Virage Logic副总裁兼NVM方案部门总经理Yankin Tanurhan则
表示，该公司与TSMC就这种新MTP制程的努力，将为亟需采用先进制程的市场区块如安全与无线等领域带来真正的NVM可编程技术。

Tanurhan指出，由于其AEON是以标准CMOS制程为基础，因此它不需要额外的光罩或制程，进而消除了浮闸内存通常需要的制程步骤，这将有助减少所需投入的工程资源，包括将NVM整合进SoC设计中所需的相关成本在内。