PSD 光电位置传感器的实现及SOI 结构研究

摘要: 分析了高灵敏度光电位置传感器(PSD)的设计和工艺制作过程,给出了器件制作工艺流程。对制作的器件进行了参数测试,测试结果为:响应波长为600～1200nm,峰值响应波长为760nm,位置分辨能力为5μm ,位置探测误差为±50μm,暗电流为1.4×10^{- 10}A( V_R=- 5 V),峰值灵敏度为0.8634A/ W。同时为提高器件的响应速度,提出了基于SOI 技术的PSD器件结构。

关键词: 光电位置传感器;电极;灵敏度;位置分辨率;工艺;线性度;SOI

半导体光电位置传感器PSD( Position Sensitive Device) 是一种基于横向光电效应的光电位置敏感探测器。它是一种新型的半导体位置敏感探测器,除了具有光电二极管阵列和CCD的定位性能外,还具有灵敏度高、分辩率高、响应速度快和电路配置简单等特点。因而逐渐被人们所重视。PSD的发展趋势是高分辨率、高线性度、快响应速度及信号采集处理等多功能集成。PSD可用于精密尺寸、三维空间位置和角度的测量,是近程(10m以内) 实时测量飞行器位置和距离的极佳器件,如空中加油机等空间飞行器对接中可精确提供目标的相对位置、距离及角度姿态;空间光通信中位置误差信号的提取等。随着光电子技术和MEMS技术的结合,集成PSD器件系统的应用将更加广泛。

1 光电位置传感器(2D-PSD) 器件测量位置基本原理

实用的PSD一般采用PIN结构,PIN二极管由三层半导体组成,即高浓度的P⁺区、高浓度的N⁺区及其在二者之间的高阻本征I区。本文所描述制作的光电位置传感器的本征I 层的电阻率大于1000 Ωcm。由于I 区的电阻率极高,其中能电离的掺杂原子很小,耗尽层将占据整个I区并向P⁺区与N⁺区两边作少许扩展。但因为这两个区域的掺杂浓度很高,这种扩展极为有限,所以耗尽层的宽度基本上等于I 层厚度。

当外加电压为0 时,整个I区已成为耗尽层。进一步给二极管加反向偏压时,由于P⁺区和N ⁺掺杂浓度很高,其中相应地存在大量可以电离的施主与受主,因此耗尽层宽度增加得很少,结电容基本上与反向偏压无关。因此,PIN结构有助于减小电容效应,提高量子效率,改善波长特性。其结构如图1所示。2D-PSD器件是一种以电荷分配为原理的位置灵敏探测器件。它把所产生的电流分成了四部分,进行归一化后,确定出X和Y位置坐标,完成二维位置的测量。

图2 为2D-PSD 表面结构图及光照下的等效电路图。图中,2D-PSD灵敏区面积为L×L平方单位;四个电极结构设置如图所示。I₁ 、I₂ 、I₃ 、I₄分别为四个电极所收集的光电流; I为所产生的总的光电流;I_x和I_y为总的光生电流I 在X 、Y 方向的水平和垂直分量。能量为h_υ 的光子入射位置如图2 所示。

图1 　PSD 基本结构示意图 图2 　2D-PSD 表面结构图及光照下的等效电路图

由于取灵敏面积的中心位置0为二维X-Y 坐标系原点, 因而光点的位置坐标为( X ,Y) 。等效电路图中, I为总的光电流; C 为2D-PSD 的单位耗尽层结电容; R 为2D-PSD 的分流电阻。

2D-PSD 器件灵敏表面位置薄层电阻率为ρ,厚度为W,坐标为( X , Y) 的光点把灵敏表面分成了四部分,即R1 、R2 、R3 、R4 。它们占据的灵敏表面面积分别为: ( L/2+X) ( L/2+Y) 、(L/2+X) ( L/2-Y) 、( L/2-X) ( L/2-Y) 、(L/2-X) ( L/2 +Y) 平方单位,表面薄层电阻R_s占据灵敏表面面积为L×L平方单位。

因而:


当能量为h_υ 的光子入射到光敏表面向四面八方流动,产生的光电流I可用两个正交分量I_x和I_y表示。I_x为平行于X轴方向的分量, I_y为平行于Y 轴方向的分量, I_x+ I_y=I。由于表面薄层电阻线性均匀一致,载流子的移动符合欧姆定律,四个电流分量I₁ 、I₂ 、I₃ 、I₄分别流经电阻R1 、R2 、R3 、R4,同时I_x、I_y两个分量也都流经R1 、R2 、R3 、R4，然后到达四个电极。因此每个电极上的电流分别为：

其组合表达式为:


由式(4) 可看出,归一化的入射光点位置坐标( X ,Y) 可以通过四个电极上的电流而获得。这样可以消除光点位置X、Y 与总的光生电流(即光强) 的依赖关系,从而消除光强的不均匀性所引起的位置测量误差。


图3 　2D-PSD 检测X、Y信号网络框图
图3 所示为2D-PSD 检测X、Y信号网络框图。图中,U₁ 、U₂ 、U₃ 、U₄为低漂移前置运算放大器,对I₁ 、I₂ 、I₃ 和I₄ 电信号进行放大;U₅ 、U₆ 、U₇ 、U₈为集成运算加法器,分别输出I₁+I₂,I₃+I₄,I₂+I₃,I₁+I₄;U₉ 、U₁₁为集成运算减法器, 分别输出(I₁+I₂) -(I₃+I₄)和(I₁+I₄)-(I₂+I₃);U₁₀为集成运算加法器, 输出为I₁+I₂+I₃+I₄之和;U₁₂和U₁₃为集成运算除法器,分别输出:


2 　器件设计分析

2. 1 　电极结构设计
该电极结构为“枕形”结构。其特点:延伸正方形结构长条形电极,使拐角处由无限大传输阻抗变为零传输阻抗, 成为封闭的正方形;之后每条电极以一定的曲率半径R 向灵敏面内弯曲, 成为枕形结构;然后从四个拐角处引一电极至每边中心处,供外电路之用。根据实际CAD设计软件和光刻掩膜版制作设备, 同时考虑到工艺的可行性及器件满足实际需要,设计如图4 所示的枕形电极结构。

图4 　枕形电极结构形状


2. 2 　双层抗反射增透、钝化膜结构设计
从工艺兼容和光学方面考虑,采用SiO₂ 和Si₃N₄ 复合膜结构作为器件的抗反射增透、钝化膜是一种比较理想的设计,只要SiO₂和 Si₃N₄两种薄膜的厚度设计合理,可以使器件在某一光波长范围内得到零反射率。当某一波长的入射光从厚度为d₁、折射率为n₁的 Si₃N₄膜和厚度为d₂、折射率为n₂的SiO₂ 膜垂直入射时,双层抗反射膜全增透条件为:


式中,δ₁= 4π/λn₁d₁ ;δ₂ = 4π/λn₂d₂ ; n₀为空气式玻璃的折射率; n₃为半导体的折射率。从上述式中可以得出,氮化硅膜的折射率一定要大于1.89。

根据工艺制造设备及工艺制造技术,可以将氮化硅膜的厚度设计为500埃(或700A) ,折射率n1 设计为2.0;二氧化硅膜的厚度设计为600埃(或400埃) ,折射率n₂设计为1. 46 ,最后可以得到0.32%近似零的零反射率。由于所取的氮化硅和二氧化硅膜厚度范围较宽,即使工艺制造过程中工艺参数有±20%的波动,在900nm处的最大反射率也可控制在3 %以内,仍然可获得良好的抗反射增透性能,保证器件有一个好的峰值响应灵敏度。

2. 3 　I 层的设计
PSD器件是一种PIN结构光电器件,从PIN器件的光谱响应特性来看,要想制造出接收红外波段高灵敏的器件,工作时耗尽层I 层厚度的设计十分重要。改变I层的厚度可以改变光谱响应特性曲线峰值及频谱宽度,当I层的厚度设计在100～200μm,器件的光谱峰值响应及灵敏度等即可满足。

当h_υ 的光子照射到P层上,光子能量大于Si的禁带宽度Eg时,光子能量被吸收,产生电子-空穴对。
设硅中的光通量密度为Φ( x) ,依照硅表面的透射率T和光吸收系数α,即有下式:

Φ₀为入射光通量密度; t_0x为氧化层厚度; K₀为入射光在真空中的波数。n_0x 、n_si 和n₀ 分别为SiO₂ 、Si 和空气的折射系数,透射率范围为0.7～0.95 ,它依赖于氧化层厚度t_0x对波长λ的比例关系。

光电流J_T由三部分组成,即J_T= J_n+J_dr+J_p组成, J_n 为来自表面P⁺ I层的电子扩散电流, J_dr 为耗尽I 层中产生的漂移电流, J_p 为来自IN层的扩散电流。耗尽层的厚度为x1 ～ x2。研究结果表明,电流分量J_n 、J_dr和J_p 对量子效率的贡献在不同条件下是不一样的。

在短波段,来自表面P层的电子扩散电流是主要的;而在长波段,来自N层的空穴扩散电流是主要的。本文所制作的PSD 是用于工作在近红外波段的位置探测器件。由于J_n对总的光电流贡献小, 所以相对于J_dr 和J_p 来说, J_n 可以忽略不计。

漂移电流J_dr是由耗尽层电子-空穴对产生的。P 层厚度为0.4μm,耗尽层厚度为100～180μm ,二者相比, P 层厚度可以忽略不计,即X1 ＜X2 ,因此J_dr得:


IN ⁺ 层的扩散电流密度J_p 由少数载流子的扩散方程求得:


式(9) 中第2 项为暗电路成分可以忽略不计,总光电流J_T 和量子效率Q(λ) 分别表示为:



从上述分析可见, PSD的响应时间受到载流子穿过耗尽层渡越时间的限制,在940nm 红外波段,量子效率为1 时,耗尽层厚度W大于100μm,光生载流子可以全部被吸收。当耗尽层足够宽时,大部分光子可以被有效地吸收,在足够大的反向电压下,载流子以散射极限速度漂移。但耗尽层也不能太宽,否则渡越时间限制对峰值波长的响应速度。通过设计分析,给出了器件采用的枕形电极结构,介质层采用二氧化硅和氮化硅复合结构,给出了I 层厚度的设计范围。

3 　器件制作工艺流程与测试结果

3. 1 　器件制作工艺流程
工艺流程为: 清洗氧化→LTO→增密→光刻磷电极区→刻蚀→注入磷→去胶→推进氧化→光刻硼电极区→刻蚀→去胶→生长薄二氧化硅→第二次光刻硼电极区→注入硼→去胶→推进氧化→刻蚀→去胶→光敏区氧化→第二次光刻光敏区→注入BF₂ →去胶→退火→生长SN →光刻引线孔→刻蚀SN →刻蚀二氧化硅→去胶→反刻铝→湿法刻蚀铝→去胶→合金。

关键工艺点包括:低温氧化工艺、二次光刻光敏区工艺、光敏区内外电阻率比控工艺。

(1) 低温工艺。低温掺氯氧化即TCA氧化工艺,其氧化层生长速率慢,厚度均匀,氯与硅不发生化学反应。生成的氧化层缺陷密度低,它克服了高温工艺氯的腐蚀问题,可以制得高质量且厚度比较薄的氧化层。这对于半导体光电位置传感器的制作非常重要,在避免高温工艺的同时在低温工艺中有更大的选择余地。

经过试验可以得出,采用低温TCA氧化工艺最佳的氧化温度为920°,氧气流量为每分钟128流量单位,氮气流量为每分钟113流量单位。从C-V 测试曲线得出,可动电荷N_m由常规工艺的9×10¹⁰cm^-2降低到9×10⁹cm^-2 ,而固定电荷N_f 由常规工艺的1.5×10¹¹cm^-2降低到2.6×10¹⁰cm^-2 。

(2) 二次光刻光敏区工艺。采用此技术,在第一次光刻后去掉胶层,进行氧化层的生长,约为500 A左右;然后进行第二次光刻,透过二氧化硅层进行光敏区BF₂ 的离子注入。这有两个方面好处,一是可有效地保护光敏区的表面,保护二氧化硅和硅的界面;二是利用其屏蔽作用制得满足器件要求的结深。

(3) 光敏区内外电阻率比控工艺。影响高分辩率的因素有结深、边界条件及有效光敏区内外电阻率之比等。对于同一种器件结构,光敏区在一个最佳结深条件下(0.32μm) 有最大的分辩率。此时光电流大,分辩率高。最佳注入条件为:磷注入, 能量为60Kev , 剂量为4E15;硼注入, 能量为60Kev , 剂量为1E13;光敏注入,能量为40Kev ,剂量为4E13。
当有效光敏区内外电阻率之比为25 时,在整个光敏区域75%的范围内可得到均匀一致的位移分辨能力,这时的非线性起伏小于0.1%, PIN结构可得到0.5mV/5μm 的分辨能力。

3. 2 　测试结果
对1 ^# 、2 ^# 、3 ^# 、4 ^# 器件的暗电流和峰值灵敏度进行了测试,并用高分辨率自动探针测试台对位置分辨能力也进行了测试。结果如下:峰值波长为760nm;受光面积为12×12mm²;位置分辨能力为5μm;位置探测误差为±50μm ;暗电流为1.4 ×10^-10A(VR = -5 V) ;峰值灵敏度为0.8634 A/W。

4 　基于SOI 技术的PSD 器件结构

基于SOI的PSD器件结构如图5 所示。顶层为Si₃N₄/SiO₂ 抗反射增透膜,单晶硅膜层为横向的PIN结构,中间一层为绝缘埋层(一般为SiO₂),底层为硅衬底。对于薄膜电路,顶层单晶硅膜一般不超过100nm ;对于厚膜电路,顶层单晶硅膜一般在几个微米。用基于SOI结构器件的显著特点有:完全的介质隔离、提高电路的工作速度、消除闩锁效、优良的抗辐射性能及耐高温性能。基于SOI 的PIN光电探测器已有报道,但基于SOI 的PSD器件则未见报道。

图5 　基于SOI 的PSD 器件结构

采用SOI结构制作的光电位置传感器( PSD)可以使响应速度大大提高。其原因是埋层下面的光吸收层产生的光生载流子被自然隔离,使载流子扩散时间明显减少。利用表面SiO₂ / Si₃N₄ 为器件的抗反射增透膜层,埋层氧化层I 层作为底层反射层,使入射光被反复吸收,有助于在获得高响应速度的同时也能得到高的响应度。由此可见,开发高性能的PSD 器件,基于SOI结构是其首选的结构。因而,对于非接触式的位置检测,PSD 作为一种响应速度快、线性度好、分辨率高的光斑敏感器件越来越受到人们的重视。

图6 　用制作的PSD 器件测量位置图



5 　存在问题讨论

在2D-PSD 的研究中,提出了“电场”的概念。光敏区表面薄层电阻中电荷移动与表面电场电力线分布有关,四个电极在光敏区域中心部分所形成的电力线呈方格状分布。当光点在该区域扫描时电荷就沿着中心区域电力线运动,其描绘出真实的位置。在该区域失真为0。而在灵敏窗口的周边区域,电力线发生畸变。

当光点在该区域扫描时,电荷沿着这样的电力线移动,电荷所走的曲线偏离直线,其描绘的不是光点的真实位置,存在失真。这从器件线性度的测试结果(图6) 可以清楚地看出。这样,研究线性失真的问题就转向对电场问题的研究,即对四个电极的研究。由于电力线的分布与电极的形状有关,不同的电极形状,形成的电力线分布也不一样,因此我们希望在光敏区域范围内,得到均匀一致的正方格网状分布电力线群。