>
首页
业界动态
市场趋势
新品速递
技术文章
解决方案
首页
>莱迪思
莱迪思宣布推出新的混合信号设计软件工具套件
莱迪思半导体公司(纳斯达克股票代码:LSCC)今天宣布推出支持新器件并提升了性能的PAC-Designer®5.0版本混合信号设计工具套件。现在PAC-Desi...
莱迪思
PAC-Designer 5.0
混合信号
2009-03-04
莱迪思业界最低功耗最高性价比的FPGA器件
莱迪思半导体公司( 纳斯达克股票代码 :LSCC)今天宣布了其第三代高性价比的FPGA ,中档的65nm LatticeECP3 ™系列,它是业界最...
莱迪思
FPGA
DDR3
2009-03-04
莱迪思推出ispLEVER 7.2 Service Pack 1 FPGA设计工具套件
莱迪思半导体公司(纳斯达克股票代码 :LSCC)今天宣布推出ispLEVER ® FPGA设计工具套件7.2版Service Pack 1。该版本支持同...
莱迪思
ispLEVER
FPGA
2009-03-04
莱迪思推出零延迟缓冲器时钟系列
莱迪思半导体公司(纳斯达克股票代码:LSCC)今天宣布推出其差分时钟分配集成电路ispClock™ 5400D系列,该系列器件拥有CleanCloc...
莱迪思
ispClock
FPGA
2009-03-04
莱迪思工具套件Service Pack 1支持新的LatticeECP3 FPGA系列
莱迪思半导体公司(纳斯达克股票代码 :LSCC)今天宣布推出ispLEVER ® FPGA设计工具套件7.2版Service Pack 1。该版本支持同在今天宣...
莱迪思
设计工具
Service Pack
LatticeECP3
2009-03-04
莱迪思推出超低相位噪音的零延迟缓冲器时钟系列
莱迪思半导体公司(纳斯达克股票代码:LSCC)今天宣布推出其差分时钟分配集成电路ispClock™ 5400D系列,该系列器件拥有CleanClock超低相位噪...
莱迪思
5400D
差分时钟分配
JTAG接口
2009-03-04
利用可编程的扭斜控制解决时钟网络问题的方法
时钟网络管理问题 提高同步设计整体性能的关键是提高时钟网络的频率。然而,诸如时序裕量、信号完整性、相关时钟边沿的同步等因素极大地增加了时钟网络设计的复杂度。传统...
|时钟|莱迪思|
2005-08-13
使用FPGA实现低成本汽车多总线桥接
引言 汽车中的电子系统持续快速增长,因此对比一下汽车电子发展和消费类电子便携式产品的发展将会大有启发。如今的消费者希望在汽车中获得手持便携式电子设备所提供的方便...
|FPGA|汽车|莱迪思|
2005-08-13
莱迪思推出ispCLOCKTM高性能时钟发生器器件
莱迪思半导体公司(NASDAQ:LSCC)今天宣布推出其革命性的ispCLOCKTM在系统可编程时钟发生器器件新系列。ispClock5500系列中的第一批器件...
莱迪思
2004-06-18
莱迪思推出业界第一个混合信号PLD、开拓了电源管理市场
世界上最大的在系统可编程器件供应商-莱迪思半导体公司(纳斯达克代号:LSCC)宣布推出其创新的PowerPAC™器件。这是业界第一片混合信号可编程逻...
莱迪思
2003-01-24
莱迪思低功耗的CPLD 器件系列将其可编程解决方案拓展至便携式电子产品市场
在系统可编程(ISP™)逻辑产品的发明者-莱迪思半导体公司(纳斯达克代号:LSCC)今天正式宣布其1.8伏 ispMACH® 4000Z C...
莱迪思
2003-01-24
«
1
2
在线研讨会
焦点