cadence；smic；纳米；工艺；参考流程

首页 >cadence；smic；纳米；工艺；参考流程

赛灵思采用 28 纳米高性能低功耗工艺加速平台开发，推进可编程势在必行

工艺的选择和架构的统一将使得总体功耗降低一半，性能提高两倍，同时可在充分提高设计人员效率的同时大幅降低成本全球可编程逻辑解决方案领导厂商赛灵思公司 (X...

28 纳米高性能低功耗工艺赛灵思 FPGA 2010-02-23

Cadence公司推出新版Allegro®与OrCAD®印刷电路(PCB)软件

最新版Allegro与OrCAD PCB软件在提高效率与性能的同时缩短设计周期时间【加州圣荷塞，2009年11月03日】全球电子设计创新领先企业Caden...

Cadence PCB Allegro OrCAD 2009-11-03

IC封装设计者利用新的Cadence Allegro SiP和IC封装软件提高生产率

新的软件版本具有协同设计和设计链支持技术，通过改进的小型化设计功能来帮助设计者降低成产成本【加州圣荷塞，2009年11月03日】全球电子设计创新领先企业Ca...

Cadence 封装 SiP 2009-11-03

中芯国际采用Cadence DFM方案用于65/45纳米IP/库开发和全芯片生产

Cadence模型化的Litho Physical和Litho Electrical Analyzer解决方案提供了快速、精确硅认证的全芯片电气DFM 验证流程...

Cadence DFM 中芯国际 2009-10-21

瑞萨与松下联手开发领先SoC工艺

瑞萨科技公司与松下公司共同宣布，在瑞萨那珂分部(茨城县日立那珂市)集中精力联合开发领先的SoC工艺技术，并将其28-32nm工艺开发线投入运营。在瑞萨那珂分部，...

瑞萨松下 SoC 工艺 2009-10-20

中芯国际将45纳米工艺技术延伸至40纳米以及55纳米

中芯国际集成电路制造有限公司（“中芯国际”，纽约证交所股票代码：SMI，香港联合交易所股票代码：0981）今天宣布其45纳米的互补型金属...

中芯国际工艺 2009-10-15

华虹设计采用多种Cadence解决方案用于高级半导体设计

Cadence的解决方案及服务为领先的中国无工厂半导体公司提高先进工艺节点器件的效率与可预测性【上海，2009年10月13日】 – ...

Cadence 华虹设计 DFM 2009-10-14

NS推出功耗极低的纳米功率运算放大器

美国国家半导体公司 (National Semiconductor Corporation)(美国纽约证券交易所上市代码：NSM)宣布推出一款全新的纳米功率运算...

纳米放大器 PowerWise 2009-08-11

利用Cadence工具设计COMS低噪声放大器

　　0 引言　　Cadence Design Systems Inc．是全球最大的电子设计技术、程序方案服务和设计服务供应商。它的解决方案旨在提升和监控半...

Cadence CMOS 低噪声放大器 2009-07-10

中芯国际和新思科技携手推出Reference Flow 4.0

流程4.0通过新思科技的Eclypse低功耗解决方案解决了65纳米设计中遇到的低功耗问题全球领先的半导体设计、验证和制造软件及知识产权（IP）供应商新思科技...

新思科技 SMIC 65纳米流程4.0 低功耗 Eclypse 2009-06-24

放弃Protel转到Cadence下做PCB

由于接触和使用较早等原因，国内的Protel用户为数众多，他们在选择Cadence高速PCB解决方案的同时，都面临着如何将手头的Protel设计移植到Caden...

Prote Cadence PCB 2009-06-21

Protel原理图/PCB到Cadence的数据转换

随着PCB设计的复杂程度和高速PCB设计需求的不断增加，越来越多的PCB设计者、设计团队选择Cadence的设计平台和工具。但是，由于没有Protel数据到Ca...

Protel原理图 Cadence 数据转换 2009-06-21

首个TFT-LCD工艺技术国家工程实验室开工

　　京东方投资175亿元的合肥六代TFT-LCD生产线动工才一周，21日上午，落户京东方、总投资1.8亿元的国内首个TFT-LCD工艺技术国家工程实验室奠基破土...

TFT-LCD 京东方工艺 2009-04-22

高精度Bulk Metal® 箔电阻和Z箔电阻面世

Vishay Intertechnology, Inc.（NYSE 股市代号：VSH）发布了4款具有涂层封装、高性价比的高精度Bulk Metal®电阻...

电阻工艺 2009-04-17

IBM与法国CEA/Leti联手研发22/16nm工艺

　　IBM与法国原子能委员旗下的电子信息技术研究所(CEA/Leti)宣布，双方已经签署了为期五年的合作协议，将共同致力于新型半导体和纳米电子技术的研发。 ...

IBM CEA/Leti 22nm 16nm 工艺 2009-04-15

Cadence：调整、专注、拥抱春天

全球性的经济危机使半导体行业受到不小的冲击，Cadence公司亚太区总裁兼公司副总裁居龙表示：“对Cadence公司来说，我们看到的更多的是春天...

Cadence EDA 2009-03-26

ALLEGRO的封装简介

封装是逻辑和物理的连接体。所有的设计都是通过PCB来进行连接的。封装的正确是正确PCB的第一步。现在的实物封装有很多种，例如...

EDA ALLEGRO CADENCE 2009-03-17

EDA工具支持多核技术和高级工艺节点

Cadence公司最新推出的Encounter Digital Implementation System采用领先的多CPU基础架构与高级存储器结构，实现了端到...

EDA 多核技术工艺节点 Cadence 2009-02-13

正确看待处理器核的功耗数据

具有板级设计经验的工程师一般对于处理器芯片的功耗水平都了如指掌，给定芯片的实现工艺和工作频率，就可以推断出处理器的功耗。然而对于可授权的处理器核IP来说，这种经...

处理器核IP 功耗工艺 2008-11-13

Cadence低功耗解决方案

全球电子设计创新领先企业Cadence设计系统公司（纳斯达克：CDNS）今天宣布，数字广播及无线宽带通信传输领域的核心技术开发及相关应用产品提供商凌讯科技(Le...

Cadence DTV 2008-10-28

›|

在线研讨会

焦点